[发明专利]一种中心键合点芯片的堆叠结构和方法

说明书

本发明公开了一种中心键合点芯片的堆叠结构和方法，该结构采用绝缘胶堆叠的方式有效解决了中心键合点芯片的最低组装，使得模块的组装密度大于等于200％，模块体积减小。由于这种堆叠方式能够兼容裸芯片焊接、粘片、压焊、封装等工序工艺，因此，该方法能够解决中心键合点芯片的堆叠，使得这类芯片能够有效高密度集成，使得相同功能的模块功能集成的芯片选型更加丰富，是系统集成的有效集成方法。

【技术领域】

本发明属于集成电路领域，具体涉及一种中心键合点芯片的堆叠结构和方法。

【背景技术】

随着技术的不断革新发展，航空、航天的运载、武器等领域不断要求更快、更小、更轻的计算机主体部分。因此，近年来，在这种刚性需求的驱使下，系统集成技术蓬勃发展，各种组装、封装技术不断涌现。使得计算机系统向微型化、轻型化发展。叠层组装芯片作为一种关键的组装技术，减小了系统集成技术的组装密度，有效助力了微型系统集成产品的发展。

参见图1，现有的叠装芯片组装技术是芯片完成第一层键合后，避开芯片边缘处的键合点，按照芯片中间绝缘部分的尺寸制作相应大小的硅载片2，然后在芯片中心绝缘部分粘接制作好的硅片，再在上面粘接需要叠层的芯片，最后完成上层芯片的压丝键合。这种硅片的叠层组装方式存在以下问题：

1、仅能叠层键合丝在边缘的芯片

由于这种叠层方式要求利用下层芯片的绝缘部分粘接垫板，从而抬高上层芯片的粘接面，以避开下层键合丝的影响，因此，这种叠层方式仅限于键合丝在边缘的芯片叠层，面对目前出现的中间键合点的芯片这种叠层方式不适用。

2、必须采用硅片做为叠层垫片

由于叠层高度限制，要求叠层使用的垫片厚度一般为500微米左右，且质地较硬，绝缘、重量较轻，因此普遍采用硅片做叠层垫片。硅片成本较高，加工周期较长，存在一定的局限性。上述的叠层垫片技术中，叠层组装芯片的组装技术系统集成的必需集成技术，采用硅片叠高堆叠方式来提高系统集成产品的集成密度；但是，随着系统集成产品工作品率的不断提升，高密度键合点芯片工作速度的也随之不断提升，不可避免的产生了中心键合点的高密度键合点芯片，其优势在于芯片速度更快，信号完整性越好，但是由于这种高速高密度键合点芯片由于键合点在中心，因此不能采用传统硅片叠高堆叠方式，需要一种新的堆叠方式解决该类问题。

【发明内容】

本发明的目的在于克服上述现有技术的缺点，提供一种中心键合点芯片的堆叠结构和方法，用于解决现有的中心键合点的高密度键合点的芯片，由于键合点在中心，不能采用传统硅片叠高堆叠方式的技术问题。

为达到上述目的，本发明采用以下技术方案予以实现：

一种中心键合点芯片的堆叠结构，包括从下到上依次粘结堆叠的基底、下层芯片、包丝绝缘胶涂覆层、粘结绝缘胶涂覆层和上层芯片；其中绝缘胶涂覆层内包裹有所有的一层键合丝，一层键合丝的一端粘结在下层芯片上表面的第一中间位置，另一端粘结在基底上；上层芯片上表面的第二中间位置和基底之间键合有二层键合丝；

所述第一中间位置和下层芯片的长度相同，宽度小于等于下层芯片宽度的一半，且第一中间位置的中心线和下层芯片的中心线重合；

所述第二中间位置和上层芯片的长度相同，宽度小于等于上层芯片宽度的一半，且第二中间位置的中心线和上层芯片的中心线重合。

本发明的进一步改进在于：

优选的，所述一层键合丝和二层键合丝的长度均为40mm。

优选的，包丝绝缘胶涂覆层和粘结绝缘胶涂覆层均为FF4450HF绝缘胶。

一种中心键合点芯片的堆叠方法，包括以下步骤：

步骤1，粘结下层芯片和基底，将所有一层键合丝的上端连接在下层芯片的第一中间位置，将所有一层键合丝的下端连接在基底上，制备出第一过程模块；