[发明专利]一种边读边写的SDRAM控制系统及控制方法

权利要求书

1.一种边读边写的SDRAM控制系统，其特征在于，包括：

写数据缓存FIFO，用于持续性的缓存写入至SDRAM的数据；

读数据缓存FIFO，用于持续性的缓存从SDRAM读出的数据；

FIFO缓存控制模块，用于从写数据缓存FIFO中读取数据，将数据写入SDRAM时序控制模块，同时从SDRAM时序控制模块中读出数据写入至读数据缓存FIFO中；同时向SDRAM时序控制模块输出对SDRAM的控制命令；所述控制命令为对SDRAM循环的进行读、读刷新、写和写刷新操作；

SDRAM时序控制模块，用于将FIFO缓存控制模块输出控制命令转换为SDRAM能够识别的命令；将从FIFO缓存控制模块中写入的数据转换并输入至SDRAM中，将从SDRAM读出的数据转换并输入至FIFO缓存控制模块中；

所述SDRAM控制系统包括N个写数据缓存FIFO和N个读数据缓存FIFO，N为≥3的自然数。

2.根据权利要求1所述的一种边读边写的SDRAM控制系统，其特征在于，FIFO缓存控制模块包括写缓存FIFO仲裁状态机、读缓存FIFO仲裁状态机和SDRAM总线分时复用控制状态机；

写缓存FIFO仲裁状态机，用于确定写入数据的写数据缓存FIFO；

读缓存FIFO仲裁状态机，用于确定读出数据的读数据缓存FIFO；

SDRAM总线分时复用控制状态机，用于发出对SDRAM的控制指令。

3.根据权利要求2所述的一种边读边写的SDRAM控制系统，其特征在于，所述写数据FIFO缓存的深度为1024，半满值为512；FIFO缓存控制模块将写数据缓存FIFO中的数据写入至对应的bank，每一个写数据缓存FIFO有各自对应的bank。

4.根据权利要求1所述的一种边读边写的SDRAM控制系统，其特征在于，SDRAM时序控制模块中设置有SDRAM时序控制状态机，所述SDRAM时序控制状态机用于将FIFO缓存控制模块中发出的数据、地址、以及命令，转化为SDRAM要求的时序和控制信号；同时将SDRAM读出的数据转换后输入至FIFO缓存控制模块中。

5.一种基于权利要求1-4任意一项所述控制系统的边读边写的SDRAM控制方法，其特征在于，

对SDRAM发出上电初始化指令；

对SDRAM发出写操作指令；从写数据缓存FIFO读取数据，并将读取的数据通过SDRAM时序控制模块转换后传递至SDRAM；

对SDRAM发出读刷新操作指令；

对SDRAM发出读操作指令；从SDRAM中读取出数据，并将读取的数据通过SDRAM时序控制模块转换后传递至读数据缓存FIFO；

对SDRAM发出写刷新操作指令；

写数据缓存FIFO持续性的缓存数据；读数据缓存FIFO持续性的缓存数据。

6.根据权利要求1所述的一种边读边写的SDRAM控制系统，其特征在于，当写数据缓存FIFO中数据量达到半满后，FIFO缓存控制模块向SDRAM时序控制模块发送写操作命令，FIFO缓存控制模块采用轮询的方法从N个写数据缓存FIFO中读出数据；

当读缓存FIFO达到半满或读空时，FIFO缓存控制模块跳转到下一个读缓存FIFO中。