[发明专利]ADPLL中的时钟同步

说明书

公开了全数字锁相环(ADPLL)的时钟同步单元、ADPLL的逐次逼近寄存器(SAR)时间‑数字转换器(TDC)以及ADPLL中的时钟同步方法的实施例。在一个实施例中，ADPLL的时钟同步单元包括双触发器同步器、连接到所述双触发器同步器的相位频率检测器(PFD)，以及同步控制电路，其被配置成控制所述双触发器同步器和所述PFD以执行参考时钟输入信号和分频时钟输入信号之间的时钟同步，并且控制所述双触发器同步器和所述PFD以用PFD操作代替所述参考时钟输入信号和所述分频时钟输入信号之间的所述时钟同步的执行。还描述了其它实施例。

背景技术

全数字锁相环(ADPLL)可用于在数字和模拟电路中生成时钟。在基于分频器的ADPLL中，在相位锁定阶段，参考时钟和分频器时钟相互异步，并且当实现相位锁定时，在相位跟踪阶段，参考时钟和分频器时钟之间的相位关系是已知的。在基于分频器的ADPLL中，参考时钟和分频器时钟之间的时钟同步可能引入亚稳定性和/或增加噪声。例如，因为参考时钟可以与分频器时钟的采样边沿同时变化，所以单触发器同步器可能在相位跟踪阶段期间进入亚稳定性。

发明内容

公开了ADPLL的时钟同步单元、ADPLL的逐次逼近寄存器(SAR)时间-数字转换器(TDC)和用于ADPLL中的时钟同步的方法的实施例。在一个实施例中，ADPLL的时钟同步单元包括双触发器同步器、连接到所述双触发器同步器的相位频率检测器(PFD)，以及同步控制电路，被配置成控制所述双触发器同步器和所述PFD以执行参考时钟输入信号和分频时钟输入信号之间的时钟同步，并且控制所述双触发器同步器和所述PFD以用PFD操作代替所述参考时钟输入信号和所述分频时钟输入信号之间的所述时钟同步的执行。

还描述了其它实施例。

在一个实施例中，所述PFD操作包括在所述PFD处生成所述用于ADPLL的电荷泵单元的多个电荷泵控制信号。

在一个实施例中，所述同步控制电路还被配置成响应于所述分频时钟输入信号而生成同步控制信号。所述双触发器同步器包括被配置成由所述分频时钟输入信号启用的串联连接的第一触发器和第二触发器，以及第一多路复用器和第二多路复用器，所述第一多路复用器和所述第二多路复用器连接到所述第一触发器和所述第二触发器且被配置成响应于所述同步控制信号而选择多个输入中的一个作为输出。

在一个实施例中，所述同步控制电路还被配置成响应于所述分频时钟输入信号而生成PFD控制信号。所述PFD包括：第一触发器，被配置成由所述参考时钟输入信号启用以生成第一电荷泵控制信号；第二触发器，被配置成响应于所述PFD控制信号而被启用以生成第二电荷泵控制信号；以及多路复用器，被配置成响应于所述第一电荷泵控制信号和所述第二电荷泵控制信号而生成用于所述第一触发器和所述第二触发器的复位信号。

在一个实施例中，所述PFD还包括与门，所述与门被配置成基于所述第一电荷泵控制信号和所述第二电荷泵控制信号而生成用于所述多路复用器的输入。

在一个实施例中，所述时钟同步单元是所述ADPLL的SAR TDC的组件。所述同步控制电路还被配置成响应于所述分频时钟输入信号而生成PFD控制信号。所述PFD包括：第一触发器，被配置成由所述参考时钟输入信号启用以生成用于所述SAR TDC的电荷泵单元的第一电荷泵控制信号；第二触发器，被配置成响应于所述PFD控制信号而被启用以生成用于所述SAR TDC的所述电荷泵单元的第二电荷泵控制信号；多路复用器，被配置成响应于所述第一电荷泵控制信号和所述第二电荷泵控制信号而生成用于所述第一触发器和所述第二触发器的复位信号；以及与门，被配置成基于所述第一电荷泵控制信号和所述第二电荷泵控制信号而生成用于所述多路复用器的输入。

在一个实施例中，所述同步控制电路包括连接到所述PFD或所述双触发器同步器的触发器。