[发明专利]一种可控的高电源抑制比延迟单元

说明书

本发明公开了一种可控的高电源抑制比延迟单元，高电源抑制比延迟单元包括：偶数个级联的反相器延迟单元，每个反相器延迟单元均连接一个电流源，每个级联的反相器延迟单元的输出端均连接一个寄生电容；每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启，为0时关闭。本发明通过控制电流源的电流值实现延时控制，若电流源为恒流源，则可以实现对延迟的精确控制，同时，由于反相器延迟单元在对输出端口放电时，其放电时间只和相连的电流源的电流值有关，而与电源的抖动无关，因此对电源噪声有很好的抑制，即具备高电源抑制比。

技术领域

本发明涉及集成电路技术领域，具体涉及一种可控的高电源抑制比延迟单元。

背景技术

如图1所示，为传统INV延时单元设计，V_in为输入信号，V_b为中间信号，V_out为最终输出信号，C1和C2为寄生电容。如图2所示，当V_in为0时，V_b为1，V_out为0；当V_in从0变为1时，V_b从1变为0，V_out从0变为1，实现信号的传输，且引入一个输出延时Tdelay，Tdelay受工艺，电源和温度影响很大，在实际设计中很难控制，当电源上存在噪声时，还会引入很大的jitter，电源抑制比很差，因此，有必要提供一种可控的高电源抑制比延迟单元解决上述技术问题。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种可控的高电源抑制比延迟单元，通过控制电流源的电流值实现延迟单元的延时控制。

为实现上述目的，本发明采用的技术方案如下：

一种可控的高电源抑制比延迟单元，所述高电源抑制比延迟单元包括：偶数个级联的反相器延迟单元，每个反相器延迟单元均连接一个电流源，每个级联的反相器延迟单元的输出端均连接一个寄生电容，第一级反相器延迟单元的输入端连接输入信号，最后一级反相器延迟单元的输出端连接输出信号；每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启，为0时关闭。

进一步，如上所述的一种可控的高电源抑制比延迟单元，所述高电源抑制比延迟单元包括：包括：第一反相器延迟单元、第二反相器延迟单元、第一寄生电容、第二寄生电容、第一电流源和第二电流源；

所述第一反相器延迟单元的输入端连接输入信号V_in，所述第一反相器延迟单元的输出端连接所述第一寄生电容和所述第二反相器延迟单元的输入端，所述第二反相器延迟单元的输出端连接所述第二寄生电容和输出信号V_out；所述第一反相器延迟单元连接所述第一电流源，所述第二反相器延迟单元连接所述第二电流源。

进一步，如上所述的一种可控的高电源抑制比延迟单元，若所述输入信号V_in为0，所述第一反相器延迟单元的输出端的中间信号V_b则为1，所述输出信号V_out为0；

当所述输入信号V_in由0变为1时，所述第一电流源开始工作，并对所述第一寄生电容放电，所述中间信号V_b由1逐渐变为0，放电时间为：

其中，T1为放电时间，C1为所述第一寄生电容的电容值，VDD为电源电压，I1为所述第一电流源的电流值。

进一步，如上所述的一种可控的高电源抑制比延迟单元，若所述输入信号V_in为1，所述第一反相器延迟单元的输出端的中间信号V_b则为0，所述输出信号V_out为1；