[发明专利]一种芯片验证方法、装置、芯片及存储介质

说明书

本申请提供一种芯片验证方法、装置、芯片及存储介质，所述芯片包括验证系统，验证系统包括子系统层级的验证环境以及IP核层级的验证环境，子系统层级的验证环境以及IP核层级的验证环境包括其对应的测试场景层，子系统层级的测试场景层和IP核层的测试场景层复用核心环境层，方法应用于芯片，包括：通过IP核层的测试场景层以及子系统层级的测试场景层获取待测试用例的参数信息；根据参数信息获取待测试用例对应的多个操作执行信息；通过核心环境层根据多个操作执行信息从封装在核心环境层中的多个验证组件中确定多个目标验证组件；通过核心环境层将每个操作执行信息分配给对应的目标验证组件，以对待测试用例进行验证。

技术领域

本申请涉及芯片验证领域，具体而言，涉及一种芯片验证方法、装置、芯片及存储介质。

背景技术

片上系统(System on Chip，SoC)中存在多个相同类别的协议或者模块以构成面向同类功能的子系统，例如PCI-E(peripheral component interconnect express)、SATA(Serial ATA)、通用串行总线(Universal Serial Bus，USB)等IP核协议都服务于数据传输功能，对于这些具有同类功能的IP核协议，在不同验证环境下存在验证组件的复用性。

现有的将可复用验证组件例化到不同的验证环境中，需要在各个环境顶层进行配置(如图1所示)，也就是说在进行芯片验证时，需要多次从环境顶层中去调用相关验证组件(如图1中的子系统测试层和IP核环境测试层)，这样既增加了重复工作又在一定程度上存在环境之间配置不同带来的验证失配问题。

发明内容

本申请实施例的目的在于提供一种芯片验证方法、装置、芯片及存储介质，用以解决现有的可复用验证组件在芯片验证时需要由各个环境顶层进行多次配置与调用而增加的重复工作以及验证失配的问题。

第一方面，实施例提供一种芯片验证方法，所述芯片包括验证系统，所述验证系统包括子系统层级的验证环境以及IP核层级的验证环境，所述子系统层级的验证环境包括子系统层级的测试场景层，所述IP核层级的验证环境包括IP核层的测试场景层，所述子系统层级的测试场景层和所述IP核层的测试场景层复用核心环境层，所述方法应用于所述芯片，所述方法包括：通过所述IP核层的测试场景层以及子系统层级的测试场景层获取待测试用例，所述待测试用例中携带有应用于不同层级验证环境以及不同IP核的参数信息；根据所述参数信息获取所述待测试用例对应的多个操作执行信息；通过所述IP核层的测试场景层以及子系统层级的测试场景层将所述多个操作执行信息传输给所述核心环境层；通过所述核心环境层根据所述多个操作执行信息从封装在所述核心环境层中的多个验证组件中确定多个目标验证组件；通过所述核心环境层将每个操作执行信息分配给对应的目标验证组件，以使所述多个目标验证组件对待测试用例进行验证。

在上述设计的芯片验证方法中，通过IP核层的测试场景层以及子系统层级的测试场景层获取待测试用例，根据获取的待测试用例的参数信息得到多个操作执行信息，再通过核心环境层根据该多个操作执行信息从封装在内部的多个验证组件中确定出多个目标验证组件，进而根据确定的多个目标验证组件与每个目标验证组件对应的操作执行信息来对待测试用例进行验证，由于不同层级验证环境中测试用例的验证组件都封装在核心环境层进行复用，在进行验证时只需由核心环境层对验证组件进行统一控制和配置，从而解决现有的可复用验证组件由各个环境顶层进行配置，并在芯片验证时需要多次从环境顶层中去调用相关验证组件带来的增加重复工作以及验证失配的问题，避免了验证组件的配置需要在跨层级环境中不断进行同步的麻烦和风险，进而提高了芯片验证开发效率，并降低了后续项目迭代的验证环境维护成本。