[发明专利]基于FPGA和DSP的导航敏感器高速硬件平台

说明书

本发明公开了一种基于FPGA和DSP的导航敏感器高速硬件平台，包括：探测器、FPGA和DSP；所述探测器用于获取火星系统的原始星图图像数据；所述FPGA与所述探测器连接，所述FPGA用于对所述原始星图图像数据进行处理并获得星点质心数据；所述DSP与所述FPGA连接，所述DSP根据所述星点质心数据进行导航敏感器姿态解算并获得导航敏感器姿态数据。本发明实现了对探测器原始星图图像数据的高速采集和星点质心数据的快速提取，加快了数据的更新率，从而极大地改善了导航敏感器的测量精度和动态性能；同时本发明中基于EMIF接口的通信，保证了FPGA和DSP之间大数据的传输，能够为未来的数据流带宽提供拓展空间。

技术领域

本发明涉及导航敏感器领域，尤其涉及一种基于FPGA和DSP的导航敏感器高速硬件平台。

背景技术

导航敏感器主要用于恒星环绕器相对惯性系的姿态四元数的测量以及提取火星的视线角，对火星系统进行成像并将图像数据传输至上级系统。

高速硬件平台是导航星敏感器光电探测及信号处理电路的关键组成，主要由FPGA、DSP、存储器及外围配置电路组成。导航敏感器的高速硬件平台设计的目的在于确保探测器数据全速顺畅采集，星图图像数据高速处理，质心数据算法资源保证，高速数据传输带宽保证。这就要求FPGA和DSP具备高速的处理能力和丰富的资源，以及全面的外围接口；存储器具备能够缓存多幅星图的容量和高速稳定的读写速度。通过以此为基础的高速硬件平台，可以实现探测器图像的全速采集，星点质心的快速提取，整图的高速上注和下传；高速数据带宽的设计以及合理的布局布线，可以提升数据的传输速率，提高信号的抗干扰能力，从而确保提高高精度导航星敏感器的精度、动态性能和数据更新率。

目前，导航敏感器采用的硬件平台由于受到内部资源处理速度以及外围接口的限制，往往不能全速采集探测器图像，在质心算法运用上受到局限，整个数据流带宽不高，数据更新率在5Hz左右。

发明内容

本发明的目的在于提供一种基于FPGA和DSP的导航敏感器高速硬件平台，解决现有导航敏感器数据流带宽不高、数据更新率低的问题。

为了达到上述目的，本发明通过以下技术方案实现：

基于FPGA和DSP的导航敏感器高速硬件平台，包括：探测器、FPGA和DSP。

所述探测器用于获取火星系统的原始星图图像数据。

所述FPGA与所述探测器连接，所述FPGA用于对所述原始星图图像数据进行处理并获得星点质心数据。

所述DSP与所述FPGA连接，所述DSP根据所述星点质心数据进行导航敏感器姿态解算并获得导航敏感器姿态数据。

优选地，所述FPGA型号为Virtex4，所述DSP型号为SMJ320VC6701。

优选地，所述FPGA包含：

探测器驱动时序模块，其与所述探测器连接；所述探测器驱动时序模块通过其自身产生的时序控制信号驱动所述探测器获取并输出所述原始星图图像数据；以及

存储器总线控制模块，其与所述探测器连接；所述存储器总线控制模块用于接收所述原始星图图像数据并进行存储。

优选地，所述基于FPGA和DSP的导航敏感器高速硬件平台，还包括：第一存储器和第二存储器；

所述第一存储器与所述存储器总线控制模块连接，所述第一存储器用于存储所述原始星图图像数据以及运行所述FPGA的应用程序；

所述第二存储器与所述FPGA连接，所述第二存储器用于存储及运行所述DSP的应用程序。