[发明专利]基于FPGA和DSP的导航敏感器高速硬件平台

权利要求书

1.基于FPGA和DSP的导航敏感器高速硬件平台，其特征在于，包括：探测器(100)、FPGA和DSP；

所述探测器(100)用于获取火星系统的原始星图图像数据；

所述FPGA与所述探测器(100)连接，所述FPGA用于对所述原始星图图像数据进行处理并获得星点质心数据；

所述DSP与所述FPGA连接，所述DSP根据所述星点质心数据进行导航敏感器姿态解算并获得导航敏感器姿态数据；

所述FPGA包含：探测器驱动时序模块(120)，其与所述探测器(100)连接；所述探测器驱动时序模块(120)通过其自身产生的时序控制信号驱动所述探测器(100)获取并输出所述原始星图图像数据；以及

存储器总线控制模块(121)，其与所述探测器(100)连接；所述存储器总线控制模块(121)用于接收所述原始星图图像数据并进行存储；

还包括：第一存储器和第二存储器；

所述第一存储器与所述存储器总线控制模块(121)连接，所述第一存储器用于存储所述原始星图图像数据以及运行所述FPGA的应用程序；所述第一存储器包括：SDRAM存储器(130)和第一SRAM存储器(131)；所述SDRAM存储器(130)用于存储所述原始星图图像数据；所述第一SRAM存储器(131)用于运行所述FPGA的应用程序以获得所述星点质心数据；

所述第二存储器与所述FPGA连接，所述第二存储器用于存储及运行所述DSP的应用程序；所述第二存储器包括：EEPROM存储器(140)和第二SRAM存储器(141)；所述EEPROM存储器(140)用于存储所述DSP的应用程序；所述第二SRAM存储器(141)用于运行所述DSP的应用程序以获得所述导航敏感器姿态数据；

所述FPGA内设有第一DSP接口控制模块(122)，所述第一DSP接口控制模块(122)与所述第二存储器连接；

所述DSP内设有第二DSP接口控制模块(150)；

所述第一DSP接口控制模块(122)与所述第二DSP接口控制模块(150)之间采用EMIF接口进行通信；所述FPGA通过所述EMIF接口将所述星点质心数据输出至所述DSP；所述DSP通过所述EMIF接口从所述EEPROM存储器(140)中读取所述DSP的应用程序，并通过所述EMIF接口将已读取的所述DSP的应用程序加载至所述第二SRAM存储器(141)中运行，以及通过所述EMIF接口将所述导航敏感器姿态数据输出至所述FPGA；

所述FPGA型号为Virtex4，所述DSP型号为SMJ320VC6701；

所述探测器(100)设置于探测器板上；

所述探测器(100)的驱动电路设置于驱动板上，所述驱动电路用于驱动所述探测器(100)获取并输出所述原始星图图像数据；

所述探测器板和所述驱动板之间采用柔性层进行连接；

所述探测器(100)将所述原始星图图像数据以模拟图像信号输出至视频信号处理电路(101)；所述视频信号处理电路(101)将所述原始星图图像数据的模拟图像信号转换成数字图像信号，并将所述原始星图图像数据以数字图像信号输出至所述FPGA。

2.如权利要求1所述的基于FPGA和DSP的导航敏感器高速硬件平台，其特征在于，还包括：LVDS收发器；所述LVDS收发器与综合计算机连接，其通过LVDS接口进行所述原始星图图像数据的采集及下传。

3.如权利要求2所述的基于FPGA和DSP的导航敏感器高速硬件平台，其特征在于，所述FPGA还包含：LVDS数据收发模块和质心提取模块；

所述LVDS数据收发模块与所述LVDS收发器连接，其用于以LVDS协议下传所述原始星图图像数据及接收由所述综合计算机上注的LVDS原始图像数据；

所述质心提取模块用于提取所述原始星图图像数据和所述LVDS原始图像数据的星点质心数据。