[发明专利]半导体结构及其形成方法

说明书

本申请公开了一种半导体结构及其形成方法，该方法包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域表面形成第一栅介质材料层；在所述第二区域表面形成外延层，使得所述外延层的顶部与所述第一栅介质材料层的顶部之间的高度差的绝对值小于第一目标阈值；以及在所述外延层表面形成第二栅介质材料层。本申请所公开的半导体结构及其形成方法提高了半导体结构的性能。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在28nm及以下半导体制造工艺中，高压(High Voltage，HV)半导体器件可包括作为核心器件的低压(Low Voltage，LV)器件以及提供源极驱动的中压(Medium Voltage，MV)器件。器件的阈值电压越高，栅介质层的厚度就越大。因此，中压器件的栅介质层的厚度要大于低压器件的栅介质层的厚度。也就是说，当中压器件和低压器件的沟道高度一致时，中压器件栅介质层的顶部要高于低压器件栅介质层的顶部。二者之间的高度差增加了后续工艺的难度。

因此，需要对现有工艺进行改进，以提高半导体结构的性能。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种半导体结构及其形成方法，以消除不同阈值电压的半导体器件的栅介质层顶部之间的高度差，从而降低后续工艺的难度。

本申请的一个方面提供了一种半导体结构的形成方法，其包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域表面形成第一栅介质材料层；在所述第二区域表面选择性外延生长(Epitaxial Growth)衬底材料以形成外延层，使得所述外延层的顶部与所述第一栅介质材料层的顶部之间的高度差的绝对值小于第一目标阈值；在所述外延层表面形成第二栅介质材料层。

可选地，所述第一目标阈值为至

可选地，所述第一目标阈值为至

可选地，所述外延层的顶部与所述第一栅介质材料层的顶部齐平。

可选地，所述第二栅介质材料层的顶部与所述第一栅介质材料层的顶部之间的高度差的绝对值小于第二目标阈值。

可选地，所述第二目标阈值为至

可选地，所述第二目标阈值为至

可选地，所述第二栅介质材料层的顶部与所述第一栅介质材料层的顶部齐平。可选地，在所述外延层表面形成第二栅介质材料层的工艺方法包括：对所述外延层表面进行氧化处理。

可选地，对所述外延层表面进行氧化处理的工艺方法包括：原位水汽生成工艺。

可选地，所述方法还包括：在所述第一栅介质材料层表面和所述第二栅介质材料层表面形成第一栅极材料层；刻蚀所述第一栅极材料层以形成第一栅极和第二栅极；分别刻蚀所述第一栅介质材料层和所述第二栅介质材料层以形成第一栅介质层和第二栅介质层；以及在所述第一区域内形成第一源极和第一漏极，在所述第二区域内形成第二源极和第二漏极，所述第一源极和所述第一漏极分别位于所述第一栅介质层两侧，所述第二源极和所述第二漏极分别位于所述第二栅介质层两侧。

可选地，所述方法还包括：通过第三栅极和第四栅极替换所述第一栅极和所述第二栅极。

可选地，通过第三栅极和第四栅极替换所述第一栅极和所述第二栅极包括：形成层间介电层，所述层间介电层的顶部高于所述第一栅极顶部和第二栅极顶部；对所述层间介电层进行平坦化处理，使得所述层间介电层的顶部、所述第一栅极的顶部和所述第二栅极的顶部齐平；去除所述第一栅极和所述第二栅极，以暴露所述第一栅介质层的顶部、所述第二栅介质层的顶部及所述层间介质层的侧壁；在所述第一栅介质层的顶部、所述第二栅介质层的顶部、所述层间介质层的侧壁和顶部形成第二栅极材料层；以及对所述第二栅极材料层进行平坦化处理，以形成第三栅极和第四栅极，并使得所述第三栅极的顶部、所述第四栅极的顶部与所述层间介质层的顶部齐平。