[发明专利]一种半导体结构

说明书

本发明提供了一种半导体结构，包括存储阵列单元，该存储阵列单元具有衬底、位于衬底上的存储阵列、以及位于存储阵列周边的第一键合区，该第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区，本发明提供的半导体结构是将外围驱动电路单元设置于存储阵列单元的投影上方，即与存储阵列单元分别设置，在形成存储阵列的存储阵列单元中不再设置外围驱动电路，利用晶圆键合技术将第一键合区与外围驱动电路单元中相对应的第二键合区相键合，实现存储阵列单元中的衬底、多条字线、多条位线以及多条源极线与外围驱动电路单元中相对应的驱动电路电连接，从而使得该半导体结构在垂直方向上呈三维结构，减小了其尺寸。

技术领域

本发明涉及微电子技术领域，特别涉及一种半导体结构。

背景技术

闪存是一种广泛使用的非易失性计算机存储技术，通常采用浮栅或者电荷捕获结构在场效应晶体管中存储电荷，构成存储单元。NOR型闪存具有完全随机存取功能，可用于进行数据存储或执行程序代码存储。

现有技术下的NOR型闪存，是将其存储区域以及其外围驱动电路制作在同一片晶圆上，但是，这种平面结构的NOR型闪存生产周期长，器件占用的面积较大，集成度较低。

发明内容

本申请提供了一种半导体结构，有效地解决了因平面结构的NOR型闪存尺寸较大的问题，减小了器件面积，提高了集成度。

为了解决上述问题，本发明提供了一种半导体结构，包括：

存储阵列单元，具有衬底、位于所述衬底上的存储阵列、以及位于所述存储阵列周边的第一键合区；

所述存储阵列包含多条字线、多条位线以及多条源极线，所述第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区；所述第一衬底引出键合区用于所述衬底的引出，所述第一位线键合区用于所述位线的引出，所述第一字线键合区用于所述字线的引出，所述第一源极线键合区用于所述源极线的引出。

进一步地，所述半导体结构还包括：外围驱动电路单元，位于所述存储阵列单元的投影上方，包括位于所述外围驱动电路单元中部的外围驱动电路，以及位于所述外围驱动电路周边的第二键合区；所述第二键合区包括第二衬底引出键合区、第二位线键合区、第二字线键合区以及第二源极线键合区；所述外围驱动电路包括供电电路、字线译码器电路、位线译码器电路、源极线译码器电路；

其中，所述第一衬底引出键合区与所述第二衬底引出键合区键合，以实现所述存储阵列中的衬底与所述供电电路的连接，所述第一位线键合区与所述第二位线键合区连接，以实现所述位线与所述位线译码器电路的连接，所述第一字线键合区与所述第二字线键合区键合，以实现所述字线与所述字线译码器电路的连接，所述第一源极线键合区与所述第二源极线键合区键合，以实现所述源极线与所述源极线译码器电路连接。

进一步地，所述外围驱动电路还包括逻辑控制电路；用于对所述供电电路、字线译码器电路、位线译码器电路和所述源极线译码器电路进行控制。

进一步地，所述衬底包括三重P型掺杂阱及其外围的深N型掺杂阱，所述第一衬底引出键合区包括多个位于所述存储阵列周围其中任一角隅处的第一衬底键合单元，所述第一衬底键合单元将所述三重P型掺杂阱以及所述深N型掺杂阱引出。

进一步地，所述第一位线键合区位于所述存储阵列周边至少其中一侧边。

进一步地，所述位线均与位于所述存储阵列周边的一侧侧边的第一位线键合区中的第一位线键合单元连接，所述第一位线键合单元交错设置。

进一步地，相邻的位线分别与位于所述存储阵列周边的两侧侧边的第一位线键合区中的第一位线键合单元连接。

进一步地，所述第一字线键合区位于所述存储阵列周边至少其中一侧边。

进一步地，所述第一源极线键合区位于所述存储阵列周边至少其中一侧边。