[发明专利]一种半导体结构

权利要求书

1.一种半导体结构，其特征在于，包括：

存储阵列单元，具有衬底、位于所述衬底上的存储阵列、以及位于所述存储阵列周边的第一键合区；所述存储阵列为NOR型闪存架构；

所述存储阵列包含多条字线、多条位线以及多条源极线，所述第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区；所述第一衬底引出键合区用于所述衬底的引出，所述第一位线键合区用于所述位线的引出，所述第一字线键合区用于所述字线的引出，所述第一源极线键合区用于所述源极线的引出；所述第一位线键合区、所述第一字线键合区或所述第一源极线键合区位于所述存储阵列周边至少其中一侧边；

所述半导体结构还包括：外围驱动电路单元，位于所述存储阵列单元的投影上方，包括位于所述外围驱动电路单元中部的外围驱动电路，以及位于所述外围驱动电路周边的第二键合区；所述第二键合区包括第二衬底引出键合区、第二位线键合区、第二字线键合区以及第二源极线键合区；所述第二位线键合区、所述第二字线键合区或所述第二源极线键合区位于所述外围驱动电路周边至少其中一侧边；所述第二键合区的分布方式与所述第一键合区的分布方式一致，以使所述第二键合区和所述第一键合区对应键合连接；

所述存储阵列单元和所述外围驱动电路单元设置在不同的晶圆上，利用晶圆键合技术将所述第一键合区与所述外围驱动电路单元中相对应的所述第二键合区相键合；所述第一衬底引出键合区位于所述存储阵列周围其中任一角隅处。

2.根据权利要求1所述的半导体结构，其特征在于，所述外围驱动电路包括供电电路、字线译码器电路、位线译码器电路、源极线译码器电路；

其中，所述第一衬底引出键合区与所述第二衬底引出键合区键合，以实现所述衬底与所述供电电路的电连接；所述第一位线键合区与所述第二位线键合区键合，以实现所述位线与所述位线译码器电路的电连接；所述第一字线键合区与所述第二字线键合区键合，以实现所述字线与所述字线译码器电路的电连接；所述第一源极线键合区与所述第二源极线键合区键合，以实现所述源极线与所述源极线译码器电路电连接。

3.根据权利要求2所述的半导体结构，其特征在于，所述外围驱动电路还包括：逻辑控制电路；用于对所述供电电路、字线译码器电路、位线译码器电路和所述源极线译码器电路进行控制。

4.根据权利要求1所述的半导体结构，其特征在于，所述衬底包括三重P型掺杂阱及其外围的深N型掺杂阱，所述第一衬底引出键合区包括多个位于所述存储阵列周围其中任一角隅处的第一衬底键合单元，所述第一衬底键合单元将所述三重P型掺杂阱以及所述深N型掺杂阱引出。

5.根据权利要求1所述的半导体结构，其特征在于，所述第一位线键合区位于所述存储阵列周边至少其中一侧边。

6.根据权利要求5所述的半导体结构，其特征在于，所述位线均与位于所述存储阵列周边的一侧侧边的第一位线键合区中的第一位线键合单元连接，所述第一位线键合单元交错设置。

7.根据权利要求5所述的半导体结构，其特征在于，相邻的位线分别与位于所述存储阵列周边的两侧侧边的第一位线键合区中的第一位线键合单元连接。

8.根据权利要求1所述的半导体结构，其特征在于，所述第一字线键合区位于所述存储阵列周边至少其中一侧边。

9.根据权利要求1所述的半导体结构，其特征在于，所述第一源极线键合区位于所述存储阵列周边至少其中一侧边。

10.根据权利要求9所述的半导体结构，其特征在于，所述多条源极线之间置一条虚拟源极线，每条所述源极线具有多个所述第一源极线键合单元。

11.根据权利要求2或3所述的半导体结构，其特征在于，所述外围驱动电路还包括地址控制寻址单元、输入输出控制逻辑单元、算法控制逻辑单元、指令状态控制逻辑单元、静态随机存储器SRAM、冗余替换控制单元、页缓冲器、电荷泵、参考基准源、上电复位、管脚和静电放电ESD结构、电源管理单元、数模模数转换器、人工智能算法单元中的至少一种。