[发明专利]一种半导体器件及其制作方法、电子设备在审
| 申请号: | 202010526233.0 | 申请日: | 2020-06-10 |
| 公开(公告)号: | CN113782595A | 公开(公告)日: | 2021-12-10 |
| 发明(设计)人: | 郭炳容;叶甜春;杨涛;李俊峰;王文武 | 申请(专利权)人: | 中国科学院微电子研究所;真芯(北京)半导体有限责任公司 |
| 主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 北京知迪知识产权代理有限公司 11628 | 代理人: | 王胜利 |
| 地址: | 100029 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 半导体器件 及其 制作方法 电子设备 | ||
本发明公开一种半导体器件及其制作方法、电子设备,涉及半导体制作技术领域,该半导体器件包括衬底以及形成在衬底上的沟槽,沿沟槽的深度方向,沟槽的宽度单位变化量小于或等于预设阈值。以确保沟槽的槽口至沟槽的槽底基本具有相同的宽度,当在沟槽内形成导电结构时,导电结构在高度方向上同样具有相同的宽度,从而使得该导电结构具有良好的信号传输稳定性。本发明还提供一种制作上述半导体器件的制作方法。本发明提供的半导体器件应用在电子设备中。
技术领域
本发明涉及半导体技术领域,特别是涉及一种半导体器件及其制作方法、电子设备。
背景技术
埋沟式晶体管(BCAT)是一种将栅极结构埋设在衬底内的半导体器件。这种半导体器件具有比较高的集成度,在集成电路有着广泛的应用。
在埋沟式半导体器件的制作过程中,需要在衬底上开设沟槽,用以在沟槽内形成栅极结构。但是,目前衬底上所开设的沟槽的槽口宽度和槽底宽度差异比较大,导致形成在沟槽内的栅极结构的栅极信号稳定性比较差,从而影响埋沟式半导体器件的工作性能。
发明内容
本发明的目的在于提供一种半导体器件及制作方法、电子设备,以利用沟槽的宽度均一性优化信号稳定性,从而提高半导体器件的性能。
为了实现上述目的,本发明提供一种半导体器件,包括衬底以及形成在衬底上的沟槽,沿沟槽的深度方向,沟槽的宽度单位变化量小于或等于预设阈值。
优选地,沟槽为金属辅助化学蚀刻的沟槽。
优选地,半导体器件为埋沟式半导体器件。
与现有技术相比,本发明实施例提供的半导体器件,在衬底上形成沟槽,且沿沟槽的深度方向,沟槽的宽度单位变化量小于或等于预设阈值。通过控制沟槽的宽度单位变化量小于或等于预设阈值,确保沟槽的槽口至沟槽的槽底基本具有相同的宽度。当在沟槽内形成导电结构时,导电结构在高度方向上同样具有相同的宽度,从而使得该导电结构具有良好的信号传输稳定性。当本发明实施例提供的半导体器件为埋沟式晶体管时,在沟槽内形成作为导电结构的栅极结构,则可以保证所形成的栅极结构在高度方向(与沟槽深度方向一致)也基本具有相同的宽度,使得该埋沟式晶体管的信号稳定性比较高,提高栅控稳定性和栅控能力,从而提高该埋沟式晶体管的工作性能。
本发明还提供一种半导体器件的制作方法,包括:
提供一衬底;
在衬底上形成沟槽,沿沟槽的深度方向,沟槽的宽度单位变化量小于或等于预设阈值。
优选地,在衬底上形成沟槽,包括:
采用可控的刻蚀方式在衬底上形成沟槽。
优选地,可控的刻蚀方式包括金属辅助化学蚀刻方式。
优选地,采用可控的刻蚀方式在衬底上形成沟槽,包括:
在衬底的表面形成具有催化活性的金属掩膜层;
在金属掩膜层的掩膜和催化下,采用湿法刻蚀方式在衬底上形成沟槽。
优选地,在金属掩膜层的掩膜下,采用湿法刻蚀方式在衬底上形成沟槽后,半导体器件的制作方法还包括:
去除金属掩膜层。
优选地,去除金属掩膜层包括,采用湿法刻蚀或干法刻蚀去除金属掩膜层。
优选地,具有催化活性的金属掩膜层是金、银、铂、氮化钛、铜中的任意一种。
与现有技术相比,本发明提供的半导体器件的制作方法的有益效果与上述技术方案的半导体器件的有益效果相同,在此不做赘述。
本发明还提供一种电子设备,包括半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯(北京)半导体有限责任公司,未经中国科学院微电子研究所;真芯(北京)半导体有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010526233.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





