[发明专利]垂直半导体装置及其制造方法

说明书

垂直半导体装置及其制造方法。一种半导体装置包括：交替层叠物，其设置在下结构上方并且包括交替地层叠的多个栅电极和多个介电层；存储器层叠结构，其包括延伸以穿透交替层叠物的沟道层以及围绕沟道层的存储器层；源极接触层，其与垂直沟道层的下外壁接触并且设置在下结构和交替层叠物之间；源极接触插塞，其与存储器层叠结构间隔开并且延伸以穿透交替层叠物；以及密封间隔物，其被设置为密封栅电极并且设置在源极接触插塞和栅电极之间，该密封间隔物的抗蚀刻性不同于介电层的抗蚀刻性。

技术领域

本公开的实施方式涉及半导体装置，更具体地，涉及一种制造垂直半导体装置的方法。

背景技术

诸如半导体装置的电子装置的制造包括用于形成三维结构或高宽高比(aspectratio)结构的间隙填充工艺。例如，在制造垂直半导体装置时执行形成高宽高比结构的间隙填充工艺。

发明内容

本公开的实施方式涉及一种具有改进的可靠性的垂直半导体装置以及制造该垂直半导体装置的方法。

根据本公开的实施方式，一种半导体装置包括：交替层叠物，其设置在下结构上方并且包括交替地层叠的多个栅电极和多个介电层；存储器层叠结构，其包括延伸以穿透交替层叠物的沟道层以及围绕沟道层的存储器层；源极接触层，其与垂直沟道层的下外壁接触并且设置在下结构和交替层叠物之间；源极接触插塞，其与存储器层叠结构间隔开并且延伸以穿透交替层叠物；以及密封间隔物，其被设置为密封栅电极并且设置在源极接触插塞和栅电极之间，该密封间隔物的抗蚀刻性不同于介电层的抗蚀刻性。

根据本公开的另一实施方式，一种制造半导体装置的方法包括以下步骤：在下结构上方形成源极牺牲层；在源极牺牲层上方形成多个介电层和多个牺牲层交替地层叠的多层层叠物；形成包括沟道层和存储器层的存储器层叠结构，该存储器层叠结构延伸以穿透多层层叠物和源极牺牲层；形成与存储器层叠结构间隔开并延伸以穿透多层层叠物和源极牺牲层的垂直接触凹陷；通过经由垂直接触凹陷选择性地去除源极牺牲层和存储器层叠结构的存储器层的下部来暴露沟道层的下外壁；形成围绕沟道层的下外壁的源极接触层；利用栅电极替换多层层叠物的牺牲层以形成交替层叠物；在源极接触层和栅电极上方形成含碳间隔物以密封垂直接触凹陷的侧壁；以及在垂直接触凹陷中形成源极接触插塞。

根据本公开的另一实施方式，一种制造半导体装置的方法包括以下步骤：在下结构上方形成包括衬垫层(liner layer)和源极牺牲层的第一多层层叠物；在第一多层层叠物上方形成包括介电层和牺牲层的第二多层层叠物；形成延伸穿过第二多层层叠物和源极牺牲层的垂直接触凹陷；利用源极接触层替换源极牺牲层；在垂直接触凹陷的侧壁上形成含碳间隔物；利用导电层替换牺牲层；以及在垂直接触凹陷中形成源极接触插塞。

附图说明

图1是示出根据本公开的实施方式的垂直半导体装置的横截面图。

图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13和图14是示出根据本公开的实施方式的垂直半导体装置的制造方法的横截面图。

图15是示出根据本公开的另一实施方式的垂直半导体装置的横截面图。

图16、图17、图18、图19、图20、图21、图22、图23、图24、图25、图26、图27和图28是示出根据本公开的另一实施方式的垂直半导体装置的制造方法的横截面图。

具体实施方式

下面将参照附图更详细地描述本公开的实施方式。然而，本公开的实施方式可按不同的形式实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达本公开的各种实施方式的范围。贯穿本公开，相似的标号贯穿本公开的各种附图和实施方式表示相似的部件。