[发明专利]一种恒流驱动电路

说明书

本发明提供了一种恒流驱动电路，该电路不需要采用P型场效应晶体管进行电流输出，所述恒流驱动电路包括：电压基准源、第一电阻、第二电阻、第三电阻、第四电阻、运算放大器、第一N型场效应晶体管、第二N型场效应晶体管、第三N型场效应晶体管、第四N型场效应晶体管、反馈电阻、温补电流源。本发明的电路产生的恒流源使用NMOS功率管输出，大负载电流下芯片设计面积较小。此外，本发明电路中的温补电流源的设计，抵消了集成电阻的温度效应对输出电流的影响，此恒流源的输出电流基本不受温度影响。

技术领域

本发明涉及恒流控制技术领域，尤其涉及LED驱动电路。

背景技术

LED以其体积小、寿命长、转换效率高等优势，在照明市场中发展迅速，其应用领域也越来越宽。由于LED为电流型器件，其关键参数均同工作电流相关，依LED特性：较小的工作电压变化会引起指数形式变化的工作电流，所以LED均采用恒流驱动方式。随着技术的发展和应用需求的变化，恒流驱动正朝着低压、高精度、高集成度的方向发展。

传统的恒流驱动电路如图1A所示：包括基准电压源、高增益运算放大器OP1、反馈电阻R0、PMOS镜像单元构成，电流输出端Iout连接LED负载串。基准电压源连接到高增益运算放大器OP1的反向端，反馈电阻R0以及PO3的漏端接入高增益运算放大器OP1的正向端，高增益运算放大器OP1的输出端接PO1的栅极。VREF、OP1、PO1、PO3、R0构成电压电流转换网络；PO1/PO2构成电流镜像单元，PO1/PO3、PO2/PO4均为cascode结构，增大电流源的输出阻抗为：Rout＝[1+(g_m4+g_mb4)·r_o4]·r_o2+r_o4，PO2/PO4构成的cascode对PO2起到屏蔽作用，减弱输出电压对PO2漏端电压的影响，其屏蔽效果为：ΔVD2≈ΔVSEG/[(g_m4+g_mb4)·r_o4]，进而保证输出电流不受输出电压影响，提高恒流源精度。

但图1A的结构存在以下问题：(a)当输出电压VSEG变大时，PO4管的Vds变小，PO4易进入线性区，PO4对PO2的屏蔽效果变差，VD2易受VSEG电压变化，导致输出电流随输出电压变化，恒流源精度降低；(b)SEG上负载电流较大，一旦PO4进入线性区，PO4的尺寸会比较大，增加芯片面积；(c)输出功率管PO2为PMOS管，较NMOS驱动能力弱，同等驱动能力下，面积较NMOS大，d)R0一般为集成电阻，随温度变化较大，导致恒流源输出的温度效应差。

为了解决图1A中PMOS管作为功率管驱动能力弱、大负载电流下芯片面积大的问题，图1B采用NMOS作镜像单元为负载提供恒流输出。电压基准VREF、高增益运放OP1、MN0、PO1、PO3构成电压电流转换网络；PO1、PO2构成电流镜像单元，PO1、PO3、PO、PO4构成cascode结构，PO2、PO4的作用为将基准电流由PMOS电流镜折入NMOS电流镜，最终由功率管NO2输出负载电流。此架构NMOS作为功率管，由于其驱动能力强、所需管子尺寸较小，大负载电流下节约芯片面积，解决了图1A中的(c)的问题。但相比于图1A多了一级镜像结构，额外引入一级失配，且图1A的(a)、(b)、(d)问题依然存在。

发明内容

针对传统LED恒流驱动电路存在的上述问题，本发明提供了一种不受负载电压、温度等变化且芯片面积较小的高精度恒流源电路。

本发明提供了一种恒流驱动电路，所述恒流驱动电路不采用P型场效应晶体管进行电流输出，所述恒流驱动电路包括：

电压基准源、第一电阻、第二电阻、第三电阻、第四电阻、运算放大器、第一N型场效应晶体管、第二N型场效应晶体管、第三N型场效应晶体管、第四N型场效应晶体管、反馈电阻、温补电流源；

所述第一电阻的第一端与电源电压耦接，其第二端与所述运算放大器的反向输入端耦接，同时还与第二电阻的第一端耦接；第二电阻的第二端与地耦接；