[发明专利]半导体结构及其形成方法

说明书

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；侧墙，位于所述栅极层侧壁；外延层，位于所述栅极层两侧的鳍片中且凸出所述鳍片，其中，所述外延层凸出所述鳍片的部分与所述栅极层之间存在空隙。本申请所述的半导体结构及其形成方法，通过增加外延层和栅极之间的距离的方式来降低外延层和栅极之间的寄生电容，可以提高器件性能。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(FinFET)等三维结构的设计成为半导体领域关注的热点。

然而现在的FinFET中仍然存在寄生电容较大的问题，需要提供更有效、更可靠的技术方案。

发明内容

本申请提供一种半导体结构及其形成方法，可以降低栅极和外延层之间的寄生电容。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；在所述栅极层侧壁和所述硬掩膜层顶面及侧壁以及所述介质层表面形成侧墙材料层；在所述侧墙材料层表面形成牺牲层；刻蚀所述牺牲层，所述侧墙材料层，所述介质层以及所述鳍片，在所述栅极层两侧的鳍片中形成开口，去除所述硬掩膜层顶面上的牺牲层和侧墙材料层；在所述开口中生长外延层；去除所述牺牲层。

在本申请的一些实施例中，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。

在本申请的一些实施例中，所述开口的底部低于所述隔离结构顶面。

在本申请的一些实施例中，所述牺牲层的材料包括氧化硅，所述侧墙材料层的材料包括氮化硅、低K值氮化硅或氮化硅和低K值氮化硅混合层。

在本申请的一些实施例中，所述牺牲层的材料包括氮化硅，所述侧墙材料层的材料包括低K值氮化硅。

在本申请的一些实施例中，所述牺牲层的厚度为2纳米至6纳米。

在本申请的一些实施例中，形成所述开口的方法包括干法刻蚀。

在本申请的一些实施例中，去除所述牺牲层的方法包括湿法刻蚀。

在本申请的一些实施例中，所述湿法刻蚀的刻蚀溶液包括磷酸或氢氟酸。

在本申请的一些实施例中，所述外延层的顶面高于所述鳍片顶面，低于所述介质层顶面。

本申请的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；侧墙，位于所述栅极层侧壁；外延层，位于所述栅极层两侧的鳍片中且凸出所述鳍片，其中，所述外延层凸出所述鳍片的部分与所述栅极层之间存在空隙。

在本申请的一些实施例中，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。

在本申请的一些实施例中，所述外延层的底部低于所述隔离结构顶面。

在本申请的一些实施例中，所述外延层凸出所述鳍片的部分与所述栅极层之间的空隙的宽度为2纳米至6纳米。