[发明专利]基于忆阻器的三值异或和同或逻辑门电路

权利要求书

1.基于忆阻器的三值异或和同或逻辑门电路，包括一个三值或门TOR，一个三值与门TAND，一个三值非门TI，一个三值与非门TNAND，利用忆阻器的开关特性和记忆特性实现，其特征在于：

第一输入端IN1和第二输入端IN2分别为三值或门TOR和三值与非门TNAND的公共输入端，三值或门TOR的输出和三值与非门的输出为三值与门TAND的两个输入，三值与门的输出为三值非门TI的输入，最终得到三值与门TAND的输出为异或TXOR，三值非门TI的输出为同或TXNOR。

2.根据权利要求1所述的基于忆阻器的三值异或和同或逻辑门电路，其特征在于：具体结构是：

所述的三值或门TOR由第一忆阻M1和第二忆阻M2构成；

所述的三值与门TAND由第七忆阻M7和第八忆阻M8构成；

所述的三值非门TI由第九忆阻M9、第十忆阻M10、第三NMOS管N3、第四NMOS管N4构成；

所述的三值与非门TNAND由一个三值与门和一个三值非门构成，其中，三值与非门中的与门由第三忆阻M3和第四忆阻M4构成，三值与非门中的非门由第五忆阻M5、第六忆阻M6、第一NMOS管N1、第二NMOS管N2构成；

具体连接关系如下：

第一输入端IN1与第一忆阻M1的正极、第三忆阻M3的负极相连接，第二输入端IN2与第二忆阻M2的正极、第四忆阻M4的负极相连；

第一忆阻M1的负极、第二忆阻M2的负极与第七忆阻M7的负极相连接；第三忆阻M3的正极、第四忆阻M4的正极、第一NMOS管N1的栅极和第二NMOS管N2的栅极相连接；

第五忆阻M5的正极与第一NMOS管N1的漏极和第八忆阻M8的负极相连接；第一NMOS管N1的源极与第六忆阻M6的负极、第二NMOS管N2的漏极相连接；第六忆阻M6的正极与第二NMOS管N2的源极相连接；第二NMOS管N2的源极、第六忆阻M6的正极和接地端相连接；

第七忆阻M7的正极和第八忆阻M8的正极相连，其对应着输出为三值异或TXOR；

第三NMOS管N3的栅极、第四NMOS管N4的栅极与第八忆阻M8的正极相连接；第九忆阻M9的负极与电源V_CC相连接，第九忆阻M9的正极与第三NMOS管N3的漏极相连接；第三NMOS管N3的源极与第十忆阻M10的负极、第四NMOS管N4的漏极相连接；第十忆阻M10的正极与第四NMOS管N4的源极和接地端相连接；其中第三NMOS管N3的漏极电压即为输出三值同或TXNOR。

3.根据权利要求1所述的基于忆阻器的三值异或和同或逻辑门电路，其特征在于：三值异或和同或逻辑门电路中的逻辑状态是电压值，其中，定义电压V_CC为2V，对应逻辑2，电压V_CC/2，为1V对应逻辑1，GND为0V，对应逻辑0。