[发明专利]一种沟槽型SiC器件

说明书

本发明涉及半导体技术领域，尤其是涉及一种沟槽型SiC器件。该沟槽型SiC器件，在沟槽内的侧壁处设置栅电极；在沟槽内的中心处设置源电极；在沟槽的底部设置有p+区；所述沟槽内侧壁处的栅电极与所述沟槽内中心处的源电极之间通过介质隔离；所述沟槽内中心处的源电极与台面上的源电极进行电连接；所述沟槽底部的p+区与所述沟槽内中心处的源电极进行电连接。在沟槽底部设置p+区，p+区和源电极进行电连接。沟槽底部的p+区可以有效屏蔽栅介质处的电场，不仅可以增加栅介质的可靠性，也能减少栅漏电容。p+区与源电极电连接，可以很好的提供雪崩电流回路，提高器件的雪崩能力。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种沟槽型SiC器件。

背景技术

目前，相对于平面结构SiC MOSFET，沟槽MOSFET的原胞密度可以做的更大，同时相对于平面结构MOSFET在(0001)面即硅面的低沟道迁移率而导致的高电阻，沟槽型MOSFET的沟道在垂直于(0001)面的晶面上，如在(11-20)面上，而这些晶面上的沟道迁移率要高于(0001)面。因此沟槽MOSFET展现出比平面型MOSFET更低的比导通电阻，更高的电流密度，被认为是下一代SiC MOSFET的结构。

如图1所示为常规沟槽型SiC MOSFET器件结构。栅电极设置在沟槽内。p基区与侧壁上的介质形成MOS栅结构，在栅电压大于阈值电压时，侧壁上的p基区反型形成导电沟道。但是在栅沟槽的底部，特别是A点处容易形成电场集中，由于界面附近SiO₂中电场是SiC的3倍左右，而SiC的临界电场是硅的10倍左右，因此在SiC器件中更容易产生可靠性问题。如何避免栅沟槽底部的电场集中是一个重要的问题。

公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种沟槽型SiC器件及制作方法，以解决现有技术中存在的技术问题。

为了实现上述目的，本发明采用以下技术方案：

本发明提供一种沟槽型SiC器件，在沟槽内的侧壁处设置栅电极；在沟槽内的中心处设置源电极；在沟槽的底部设置有p+区；所述沟槽内侧壁处的栅电极与所述沟槽内中心处的源电极之间通过介质隔离；所述沟槽内中心处的源电极与台面上的源电极进行电连接；所述沟槽底部的p+区与所述沟槽内中心处的源电极进行电连接。

作为一种进一步的技术方案，自下而上依次包括：n+SiC衬底、n+缓冲层、n-漂移层、n JFET层和P层；在所述P层有源区分别间隔的离子注入形成台面上的n+区和p+区，所述台面上的p+区的深度大于n+区，且与p基区电连接；在所述P层刻蚀形成U型沟槽，所述沟槽的底部通过离子注入形成p+区，在所述p基区以下，沟槽底部的p+区之间形成了导电的JFET区。

作为一种进一步的技术方案，所述沟槽底部的全部区域设置有p+区；在沟槽底部所述p+区的上方形成欧姆接触，与沟槽内中心处的源电极形成电连接。

作为一种进一步的技术方案，所述沟槽底部的四周形成p+区，所述沟槽底部的中心形成n区；在沟槽底部所述p+区的上方形成欧姆接触；在沟槽底部所述n区的上方形成肖特基接触，同时与沟槽内中心处的源电极形成电连接。

作为一种进一步的技术方案，所述沟槽内的侧壁设置有栅介质。

作为一种进一步的技术方案，所述沟槽内侧壁处的栅电极与所述沟槽内中心处的源电极之间设置有层间介质，所述层间介质的截面为折角形。

作为一种进一步的技术方案，所述层间介质的厚度不小于0.2um。

作为一种进一步的技术方案，所述台面上的p+区和n+区上方形成欧姆接触，与台面上的源电极进行电连接。