[发明专利]一种Fin沟道结构SiC场效应晶体管器件

说明书

本发明提供了一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底，n‑漂移层，p阱区，p+区，n+区，以及在器件表面上的栅介质，栅极、源极和底部的漏极，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。本发明通过设置Fin台面结构，使SiC场效应晶体管的沟道密度显著增加，即在保持原胞尺寸和原胞密度不变的前提下，单位芯片面积的沟道宽度显著增加，有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。

技术领域

本发明涉及半导体领域，尤其是涉及一种Fin沟道结构SiC场效应晶体管器件。

背景技术

SiC MOSFET经过行业内多年的研究，已经推出了商业化产品，并在开关电源、光伏逆变器、UPS、新能源汽车等领域开始广泛应用，展现出高频、高效等优势。但是，由于SiC栅介质技术难度大，当前产品的栅沟道迁移率普遍较低，约10-30cm²/Vs，远低于体材料的迁移率，约为体材料迁移率的1/20，相比与Si MOS的沟道迁移率要低得多。为了获得低导通电阻，SiC场效应晶体管(MOSFET、IGBT)的沟道越短越好，但是过短会发生穿通和隧穿现象，因此，为了进一步减少SiC MOSFET中很高的沟道电阻，一方面需要改善栅生长技术，另一方面需要减小原胞尺寸，提高原胞密度，即提高单位芯片面积的沟道宽度。但是,随着原胞尺寸的减小，JFET区的电阻会增长，在原胞尺寸足够小的时候JFET电阻急剧增加，甚至形成夹断。因此通常原胞尺寸减小的方法存在一个限制。

公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种Fin沟道结构SiC场效应晶体管器件，以解决现有技术中存在的技术问题。

为了实现上述目的，本发明采用以下技术方案：

本发明提供一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底，n-漂移层，p阱区，p+区，n+区，以及在器件表面上的栅介质，栅极、源极和底部的漏极，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。

作为一种进一步的技术方案，所述Fin台面结构仅设置在器件的源和沟道区。

作为一种进一步的技术方案，所述Fin台面结构设置在器件的源、沟道和JFET区的整个原胞内。

作为一种进一步的技术方案，所述Fin台面结构由等离子体刻蚀形成。

作为一种进一步的技术方案，所述Fin台面结构的深度小于所述n+区和所述p+区的深度。

作为一种进一步的技术方案，所述p阱区从上至所述Fin沟道结构的底部位置的掺杂浓度为1e15-5e17cm^-3之间。

作为一种进一步的技术方案，所述p阱区的底部的掺杂浓度大于1e18cm^-3。

作为一种进一步的技术方案，所述p+区的深度大于等于所述n+区的深度。

采用上述技术方案，本发明具有如下有益效果：

本发明通过设置Fin台面结构，使SiC场效应晶体管的沟道密度显著增加，即在保持原胞尺寸和原胞密度不变的前提下，单位芯片面积的沟道宽度显著增加，有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。

附图说明