[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，包括：提供基底，基底上具有若干分立排布的沟道柱，沟道柱包括真沟道柱与伪沟道柱；在基底表面、沟道柱的侧壁和顶部上形成牺牲层；在牺牲层上形成图形化层，暴露出伪沟道柱侧壁和顶部的牺牲层以及位于真沟道柱与伪沟道柱之间的基底上的部分牺牲层；形成图形化层之后，去除暴露出的牺牲层以及位于牺牲层底部的伪沟道柱，至暴露出基底表面。本发明的形成方法可以提升沟道栅极环绕结构鳍式场效应晶体管的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。在传统平面式的金属-氧化物半导体场效应晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构；而在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路两侧控制电路的接通与断开。这种设计使得鳍式场效应晶体管具有更强的短沟道抑制能力，可以改善电路控制并减少漏电流，缩短晶体管的栅长，具有更强的工作电流及对沟道更好的电学控制。

随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管(GAA FinFET)，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。

然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提升沟道栅极环绕结构鳍式场效应晶体管的性能。

为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有若干分立排布的沟道柱，所述沟道柱包括真沟道柱以及伪沟道柱；在所述基底表面、所述沟道柱的侧壁和顶部形成牺牲层；在所述牺牲层上形成图形化层，所述图形化层暴露出所述伪沟道柱侧壁和顶部的所述牺牲层以及位于所述真沟道柱与所述伪沟道柱之间的所述基底上的部分所述牺牲层；形成所述图形化层之后，去除暴露出的所述牺牲层以及位于所述牺牲层底部的所述伪沟道柱，暴露出所述基底表面。

可选的，所述牺牲层材料为SiN、SiOCN或SiBCN中的至少一种。

可选的，在形成所述牺牲层之前，还包括：在所述基底上形成隔离层，所述隔离层覆盖所述沟道柱的部分侧壁，所述隔离层的顶部表面低于所述沟道柱的顶部表面。

可选的，形成所述隔离层的方法包括：在所述基底上形成初始隔离层，所述初始隔离层覆盖所述真沟道柱与所述伪沟道柱；对所述初始隔离层进行平坦化处理，直至暴露出所述真沟道柱与所述伪沟道柱的顶部表面为止；在平坦化处理之后，回刻蚀部分所述初始隔离层，形成所述隔离层。

可选的，在去除暴露出的所述牺牲层以及位于所述牺牲层底部的所述伪沟道柱，至暴露出所述基底表面之后，还包括：去除所述图形化层。

可选的，在去除所述图形化层之后，还包括：在剩余且处于所述隔离层中且表面低于所述隔离层表面的所述伪沟道柱的顶部表面形成绝缘层，所述绝缘层的顶部表面与所述隔离层的顶部表面齐平。

可选的，在形成所述绝缘层之后，还包括：去除所述真沟道柱顶部和侧壁上的所述牺牲层、以及所述基底表面的所述牺牲层。