[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：基底，基底包括外围区与核心区，外围区上具有若干分立排布的第一沟道柱，核心区上具有若干分立排布的第二沟道柱；在基底上形成隔离层，隔离层覆盖第一沟道柱和第二沟道柱的部分侧壁；在核心区的隔离层上及第二沟道柱的侧壁和顶部上形成牺牲层，牺牲层的刻蚀速率大于隔离层的刻蚀速率；在牺牲层上、外围区的隔离层上以及第一沟道柱的侧壁和顶部上形成第一栅氧化层；形成图形化层，图形化层暴露出牺牲层上的第一栅氧化层；去除暴露出的第一栅氧化层和位于第一栅氧化层底部的牺牲层，至暴露出核心区的隔离层的表面及第二沟道柱的顶部和侧壁表面；以提升半导体器件的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。

随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。

然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体器件的形成方法，能够有效的提升最终形成的半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括外围区与核心区，所述外围区上具有若干分立排布的第一沟道柱，所述核心区上具有若干分立排布的第二沟道柱；在所述基底上形成隔离层，所述隔离层覆盖所述第一沟道柱和所述第二沟道柱的部分侧壁；在所述核心区的所述隔离层上及所述第二沟道柱的侧壁和顶部上形成牺牲层，所述牺牲层的刻蚀速率大于所述隔离层的刻蚀速率；在所述牺牲层上、所述外围区的所述隔离层上及所述第一沟道柱的侧壁和顶部上形成第一栅氧化层；形成图形化层，所述图形化层暴露出所述牺牲层上的所述第一栅氧化层；去除暴露出的所述第一栅氧化层和位于所述第一栅氧化层底部的所述牺牲层，至暴露出所述核心区的所述隔离层的表面及所述第二沟道柱的顶部和侧壁表面。

可选的，所述牺牲层的刻蚀速率与所述隔离层的刻蚀速率比值为10:1～100:1。

可选的，所述隔离层的材料为氧化硅、氮化硅、氮氧化硅或氮碳化硅。

可选的，所述牺牲层的材料为SiN、SiOCN或SiBCN。

可选的，形成所述第一栅氧化层的工艺为原子层沉积工艺或热氧化工艺。

可选的，在去除暴露出的所述第一栅氧化层和位于所述第一栅氧化层底部的所述牺牲层，至暴露出所述核心区的所述隔离层的表面、所述第二沟道柱的顶部和侧壁表面之后，去除所述图形化层。

可选的，所述核心区的所述隔离层上和所述第二沟道柱的侧壁和顶部上形成牺牲层的步骤包括：在所述隔离层上、所述第一沟道柱的侧壁和顶部表面及所述第二沟道柱的侧壁和顶部表面形成初始牺牲层；刻蚀去除所述外围区的所述隔离层上、所述第一沟道柱的顶部和侧壁上的所述初始牺牲层，在所述核心区的所述隔离层上及所述第二沟道柱的侧壁和顶部上形成牺牲层。

可选的，在去除所述图形化层之后，在所述核心区的所述隔离层的表面上、所述第二沟道柱的顶部和侧壁上第二栅氧化层。