[发明专利]P型MOSFET及其制造方法

说明书

本发明公开了一种P型MOSFET，沟道区由被栅极结构覆盖的N阱组成，N阱包括由第一至第四注入区组成的叠加区且叠加区经过退火处理；第一至四注入区的注入杂质分别为磷、锗、氙和砷且结深依次减小；第四注入区的掺杂浓度用于调节阈值电压，第四注入区的离子注入工艺在第二和第三注入区的离子注入工艺完成之后进行，第二和第三注入区在半导体衬底中形成非晶化层以使第四注入区砷注入均匀；第二注入区的锗杂质用于向沟道区中提供压应力；第三注入区的氙杂质用于阻挡锗杂质扩散到第四注入区中，以降低由锗扩散引起的缺陷。本发明还公开了一种P型MOSFET的制造方法。本发明能降低阈值电压的局部波动，还能同时提高沟道载流子迁移率，提高器件性能和产品良率。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种P型MOSFET。本发明还涉及一种P型MOSFET的制造方法。

背景技术

P型MOSFET即PMOS通常形成于N型深阱(Deep Nwell layer，DNW)中，沟道区采用N阱形成。N型深阱的离子注入工艺一般放在N阱的离子注入工艺之前。N型深阱的离子注入工艺的注入能量大，注入深度深。在进行N型深阱的离子注入前通常需要在半导体衬底如硅衬底表面形成垫层氧化层，N型深阱的离子注入会穿过垫层氧化层。

但是经过N型深阱的离子注入工艺之后，垫层氧化层的致密性会遭到破坏。这会对后续N阱的离子注入工艺造成不利影响。

随着半导体器件的技术节点不断缩小，各掺杂区的结深会变浅，这对用于形成的沟道区的N阱的工艺的要求越来越高。现有技术中，N阱通常采用一层磷离子注入实现，磷离子注入的深度波动较大，对器件的阈值电压的影响较大。同时，为了提高器件的性能，往往还需要提高器件的载流子即空穴的迁移率；现有技术中，无法直接通过N阱的掺杂结构来提高空穴的迁移率。

发明内容

本发明所要解决的技术问题是提供一种P型MOSFET，能降低阈值电压的局部波动，还能同时提高沟道载流子迁移率，提高器件性能和产品良率。为此，本发明还提供一种P型MOSFET的制造方法。

为解决上述技术问题，本发明提供的P型MOSFET的沟道区由被栅极结构覆盖的N阱组成，所述N阱包括由形成于半导体衬底中的第一注入区、第二注入区、第三注入区和第四注入区组成的叠加区且所述叠加区经过退火处理。

所述第一注入区的注入杂质为磷。

所述第二注入区的注入杂质为锗。

所述第三注入区的注入杂质为氙。

所述第四注入区的注入杂质为砷。

所述第一注入区的结深大于第二注入区的结深，所述第二注入区的结深大于所述第三注入区的结深，所述第三注入区的结深大于所述第四注入区的结深。

所述第四注入区的掺杂浓度用于调节阈值电压，所述第四注入区的离子注入工艺在所述第二注入区的离子注入工艺和所述第三注入区的离子注入工艺完成之后进行，在所述第四注入区的离子注入之前，所述第二注入区和所述第三注入区在所述半导体衬底中形成非晶化层，所述非晶化层使所述第四注入区形成均匀的砷注入，以降低阈值电压的波动。

所述第二注入区的锗杂质用于向所述沟道区中提供压应力，以提高所述沟道区中的空穴载流子的迁移率。

所述第三注入区的氙杂质用于阻挡所述第三注入区底部的所述第二注入区的锗杂质扩散到所述第四注入区中，以降低由锗扩散引起的缺陷。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，在所述半导体衬底上形成有场氧化层，由所述场氧化层隔离出有源区，P型MOSFET形成于所述有源区中。

进一步的改进是，在所述半导体衬底上形成有N型深阱，所述N阱形成于所述N型深阱中。