[发明专利]一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法

权利要求书

1.一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法，包括测试仪和直流继电保护装置，其特征在于：所述测试仪包括模拟量输出口A0、开关量输出口B0和三路开关量采集接口BI，所述直流继电保护装置包括模拟量采集接口AI、开关量采集模块BI和两路开关量输出模块BO，所述模拟量输出口A0电连接模拟量采集接口AI，所述测试仪开关量输出口BO及其一路开关量采集接口BI并联于继保开关量采集模块BI，另两路所述开关量采集接口BI分别电连继保两路开关量输模块BO。

2.根据权利要求1所述的一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法，其特征在于：所述测试仪通过网口实现与PC端的双向通信，实验参数通过PC端下发，测试仪将回采的直流继电保护装置重合闸时间特性参数返回至PC端显示。

3.根据权利要求1至2所述的一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法，其特征在于，所述FPGA设计流程如下：

S1、测试仪在空闲状态中接收CPU下发的重合闸实验限时、重合闸故障电流值等试验参数，接收到CPU发送的实验启动信号后，状态跳至检测断路器位置；

S2、在检测断路器位置状态中，测试仪的一路开关量采集接口BI采集测试仪的开关量输出口BO的当前状态；

S2-1、若开关量输出口BO处于合位，即断路器处于合位，则跳转至检测跳闸信号状态，在检测跳闸信号状态，测试仪的另一路开关量采集接口BI采集直流继电保护装置发出的跳闸信号，若检测到直流继电保护装置发出跳闸指令，则状态跳转至输出跳闸中断状态，并发出中断信号至CPU，CPU接收到中断信号后，分继电器即触发断路器分位；

S3、检测仪在检测断路器跳闸动作状态中，若断路器位置的开关量采集接口BI(即检测仪的最后一路开关量采集接口BI)接收到动作电平，则判断此刻断路器已处于分位，状态跳转至检测合闸信号；

S4、在检测合闸信号状态中，测试仪接收直流继电保护装置发出的合闸信号，若直流继电保护装置已发出合闸信号，则逻辑状态跳至输出合闸中断，并发出合闸中断信号至CPU，CPU接收到合闸信号后，测试仪的开关量输出口B0合上，即合上断路器；

S5、若在检测断路器合闸动作状态内检测到断路器已处于合位，状态最后至判断故障类型状态。

4.根据权利要求3所述的一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法，其特征在于：步骤S5中，所述判断故障类型状态的判断动作包括：

a、若为瞬时电流故障(即insfailflag＝1)或者实验限时标志触发即(endflag＝1)，则测试仪状态跳至空闲，等待下一次起始；

b、若为永久电流故障(即forfailflag＝1)则测试仪状态跳至检测跳闸信号中，等待下一次操作，若在此状态检测到实验限时标志(endflag)，测试仪状态跳至空闲，等待下一次实验。

5.根据权利要求3所述的一种基于FPGA的直流继保测试仪重合闸测试功能的实现方法，其特征在于：所述测试仪的继电器每完成一次分或合动作，系统逻辑都会返回一次动作时间至CPU，由CPU上传至PC端显示，由此判断出直流继电保护装置重合闸功能特性与动作时间是否满足要求。