[发明专利]一种改善介电层孔隙的方法

说明书

本发明提供一种改善介电层孔隙的方法，提供基底、位于基底上相互间隔的多个多晶硅栅结构及其上的氮化硅、位于多晶硅栅结构侧壁的第一至第三侧墙；去除第二、第三侧墙及氮化硅；沉积氮化硅层和氧化硅层，旋涂光刻胶以填充满多晶硅栅结构之间空隙；去除多晶硅栅结构上的光刻胶，并向下过刻蚀氧化硅层，保留多晶硅栅结构之间的光刻胶；去除剩余光刻胶将多晶硅栅结构间底部的氧化硅层暴露；沉积氧化硅以填充满多晶硅栅结构之间空隙，研磨以平坦化多晶硅栅结构。本发明在刻蚀氧化硅过程中，通过保留栅极间的光刻胶，在后续栅极间再填充氧化硅来达到避免栅极间孔隙的出现，进而在后续平坦化栅极的过程中，避免孔隙暴露，改善了工艺，提高了芯片性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善介电层孔隙的方法。

背景技术

现行的HKMG(高介电常数金属栅极)先进逻辑芯片的栅极制备工艺，主要分为：伪栅极(dummy poly)工艺制备临时栅极来定义源、漏极，去除伪栅极dummy poly实现金属栅的沉积。其中去除伪栅极dummy poly工艺中，如何在不损伤源漏极结构的前提下完成栅极平坦化对整个芯片性能至关重要。由于随着器件结构越来越小，栅极间容易在氧化层(oxide)沉积过程中出现空隙，并在之后的栅极平坦化过程中暴露出来，最终在金属栅沉积时保留栅极金属而影响芯片性能。

因此，需要提出一种新的改善栅极间介电层孔隙的方法来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善介电层孔隙的方法，用于解决现有技术中栅极之间的氧化层在其沉积过程中容易出现孔隙，从而在后续栅极平坦化的过程中暴露出来，进而影响芯片性能的问题。

为实现上述目的及其他相关目的，本发明提供一种改善介电层孔隙的方法，该方法至少包括以下步骤：

步骤一、提供半导体结构，所述半导体结构包括：基底、位于所述基底上相互间隔的多个多晶硅栅结构、依次依附于所述多晶硅栅结构侧壁的第一至第三侧墙；所述多晶硅栅结构上表面设有氮化硅；

步骤二、去除所述第二、第三侧墙以及所述多晶硅栅结构上表面的所述氮化硅；

步骤三、在所述半导体结构上沉积氮化硅层，之后在该氮化硅层上沉积氧化硅层，并且所述氧化硅层的高度大于所述多晶硅栅结构的高度；

步骤四、在所述氧化硅层的上表面旋涂一层光刻胶，所述光刻胶填充满所述多晶硅栅结构之间空隙，并且所述光刻胶的高度大于所述多晶硅栅结构的高度；

步骤五、去除所述多晶硅栅结构上方的所述光刻胶，并向下过刻蚀所述氧化硅层至位于所述第一侧墙上的所述氮化硅层为止，并保留位于所述多晶硅栅结构之间的光刻胶；

步骤六、去除剩余的光刻胶将位于所述多晶硅栅结构之间底部的所述氧化硅层暴露出来；

步骤七、沉积一层氧化硅填充满所述多晶硅栅结构之间的空隙，并且沉积后氧化硅的高度大于所述多晶硅栅结构的高度；

步骤八、研磨以平坦化所述多晶硅栅结构，并研磨至所述多晶硅栅结构上表面为止。

优选地，步骤一中的所述第二侧墙和第三侧墙都为氮化硅。

优选地，步骤二中利用湿法刻蚀工艺去除所述第二、第三侧墙以及位于所述多晶硅栅结构上表面的氮化硅。

优选地，步骤三中在所述半导体结构上沉积的所述氮化硅层填充了所述多晶硅结构之间的基底上表面。

优选地，步骤五中采用干法刻蚀去除位于所述多晶硅栅结构上方的所述光刻胶。