[发明专利]基于March算法优化的DRAM检测故障方法、装置及系统

说明书

本申请提供了一种基于March算法优化的DRAM检测故障方法、装置及系统，运用于半导体集成电路测试领域，其通过地址定位单元，以定位DRAM存储器内各单元的读写地址；通过算法加载单元，加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；通过写入单元，将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；通过读取单元，对应的获取各个读写地址位置反馈的实际读取值；通过判断单元，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；最终通过判定单元，当判定不符合时，则判定所述DRAM存在故障；有效的解决现有测试方法存在成本高，不能单独测试具体参数的问题。

技术领域

本申请涉及半导体集成电路测试技术领域，特别涉及为一种基于March算法优化的DRAM检测故障方法、装置及系统。

背景技术

随着深亚微米技术的发展，存储器密度的增长使存储器的测试面临着更大的挑战。随着半导体工艺尺寸不断缩小，存储器可能存在的故障类型越来越多，使得测试时间和测试成本都急剧增长。因此，存储器测试方法的研究日益受到重视。在可以接受的测试费用和测试时间的限制下，准确的故障模型和有效的测试算法是至关重要的，存储器测试算法的选择以及测试的实现方法是存储器测试的关键。

March算法是业界公认的最普遍的存储器测试算法，该算法可检测出固定故障SAF、地址解码故障AF、转换故障TF和相邻图形敏感故障NPSF。March算法是所有算法中覆盖率较高的。原有的算法中很多操作步骤，都是为了区别出不同的故障类型，而在计算机整机的产品测试中，要求是故障覆盖率达到的同时测试时间尽量缩短，因此可以通过提高故障覆盖率和缩减测试时间达到优化的目的。

特别是对于DRAM单元的故障问题，需要把它映射成逻辑故障模型，并为检测出这类故障研究出March测试序列。针对这些逻辑故障模型，提出了一种March算法序列；并通过验证，提高测试覆盖率。但是每个存储单元的改变都有可能影响存储器内部单元的变化，这种相关性产生了巨大的测试工作量。

发明内容

本申请提供一种基于March算法优化的DRAM检测故障方法、装置及系统，配合测试系统对DRAM(Dynamic Random Access Memory，动态随机存取存储器)进行故障排除测试与筛选。

本申请为解决技术问题采用如下技术手段：

本申请一种基于March算法优化的DRAM检测故障方法，包括：

定位DRAM存储器内各单元的读写地址；

加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；

将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；

对应的获取各个读写地址位置反馈的实际读取值；

比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；

若否，则判定所述DRAM存在故障。

进一步地，所述新型改进算法包括顺序写读数据算法，所述测试写入值包括第一pattern值，所述测试读取值采用与测试写入值相同的第一pattern值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤包括：

确定DRAM存储器中各个读写地址的顺序排列；

从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一pattern值；

从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；