[发明专利]一种基于硅通孔的三维集成电路布局方法有效
申请号: | 202010429586.9 | 申请日: | 2020-05-20 |
公开(公告)号: | CN111710644B | 公开(公告)日: | 2022-01-04 |
发明(设计)人: | 俞文心;程鑫;李镰江;江宁;何刚;刘畅 | 申请(专利权)人: | 西南科技大学 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 成都帝鹏知识产权代理事务所(普通合伙) 51265 | 代理人: | 黎照西 |
地址: | 621000 四*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 硅通孔 三维集成电路 布局 方法 | ||
1.一种基于硅通孔的三维集成电路布局方法,其特征在于,包括步骤:
第一步,对电路进行混合三维布局,获得粗略分层结果,同时产生硅通孔;
第二步,根据混合三维布局的结果进行混合二维布局,获得精确布局结果;
第三步,根据获得的精确布局结果,对宏单元进行合法化,减小宏单元与其他单元的重叠,然后固定宏单元;
第四步,对标准单元进行三维布局;
第五步,对标准单元进行二维布局;
第六步,完成三维集成电路的详细布局,获得最终优化布局结果。
2.根据权利要求1所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第一步中,通过将标准单元以及宏单元进行混合三维布局,使原本在一层的单元进行分离,产生粗略的分层结果;同时因为有分层,所以间接产生出了硅通孔,并对硅通孔进行初始化。
3.根据权利要求2所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第二步中,对第一步中分离出的每一层进行优化布局,其中布局对象包括宏单元、标准单元以及新产生的硅通孔。
4.根据权利要求3所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第三步中,先对减少宏单元与自身以及其他单元间的重叠,然后宏单元固定位置,使布局中宏单元得到合法的最终位置。
5.根据权利要求4所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第四步中,将标准单元在层间移动,进行标准单元的三维布局。
6.根据权利要求5所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第五步中,单独地在每一层移动标准单元以及硅通孔进行布局,进行标准单元的二维布局。
7.根据权利要求6所述的一种基于硅通孔的三维集成电路布局方法,其特征在于,在第六步中,利用电路的现有详细布局,对第四步后所获得的布局结果进行合法化,产生最终优化布局结果,其中布局对象包括标准单元以及硅通孔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西南科技大学,未经西南科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010429586.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种LED灯珠及其点胶方法
- 下一篇:用于焊接机器视觉的飞行时间相机
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造