[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构和半导体结构的形成方法，其中，结构包括：衬底；位于所述衬底表面的栅极结构；分别位于所述栅极结构两侧衬底表面的第一电互连结构；位于所述栅极结构顶部表面的第二电互连结构，所述第二电互连结构与所述栅极结构电互连，所述第二电互连结构包括2层以上的第一电互连层。从而，改善了半导体结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

随着移动通信技术的发展，射频(RF)电路的研究引起了广泛的重视。采用标准CMOS工艺实现压控振荡器(VCO)，是实现RF射频CMOS集成收发机的关键。而可变电容作为一种可以随施加电压变化而发生不同的电容变化的基本器件在模拟集成电路设计中得到了广泛的使用。

然而，半导体器件的性能仍然较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于所述衬底表面的栅极结构；分别位于所述栅极结构两侧衬底表面的第一电互连结构；位于所述栅极结构顶部表面的第二电互连结构，所述第二电互连结构与所述栅极结构电互连，所述第二电互连结构包括2层以上的第一电互连层。

可选的，所述第一电互连层的线宽与所述栅极结构的宽度的比例范围为1.2:1至2:1。

可选的，所述第一电互连层的线宽范围包括20纳米至200纳米。

可选的，还包括：位于所述第一电互连结构顶部表面的第三电互连结构，所述第三电互连结构与所述第一电互连结构电互连，所述第三电互连结构包括2层以上的第二电互连层。

可选的，所述第二电互连层的线宽与所述第一电互连结构的宽度的比例范围为1.1:1至2.5:1。

可选的，所述第二电互连层的线宽范围包括22纳米至450纳米。

可选的，所述第一电互连层的材料包括金属材料。

可选的，所述第二电互连层的材料包括金属材料。

可选的，所述第二电互连结构还包括：位于相邻的所述第一电互连层之间的若干第一导电插塞。

可选的，所述第三电互连结构还包括：位于相邻的所述第二电互连层之间的若干第二导电插塞。

可选的，还包括：位于所述栅极结构与所述第二电互连结构之间的第三导电插塞。

可选的，还包括：位于所述第一电互连结构与所述第三电互连结构之间的第四导电插塞。

可选的，所述第二电互连结构还位于部分所述衬底表面。

可选的，所述第三电互连结构还位于部分所述衬底表面。

可选的，所述衬底上具有若干相互分立的鳍部结构，所述栅极结构横跨所述若干鳍部结构。

可选的，所述栅极结构两侧的鳍部结构内具有掺杂层，并且，每个所述第一电互连结构横跨所述掺杂层。

可选的，所述衬底内具有第一离子，所述掺杂层内具有第二离子，且所述第一离子与所述第二离子的导电类型相同。

可选的，所述衬底内具有第一离子，所述掺杂层内具有第二离子，且所述第一离子与所述第二离子的导电类型相反。

相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成栅极结构；分别在所述栅极结构两侧衬底的表面形成第一电互连结构；在所述栅极结构顶部表面形成第二电互连结构，所述第二电互连结构与所述栅极结构电互连，所述第二电互连结构包括2层以上的第一电互连层。