[发明专利]一种半导体功率器件结构及其制造方法

说明书

本发明公开了一种半导体功率器件结构及其制造方法，包括第一导电类型的衬底及位于衬底上的第一导电类型的外延层，外延层内设置有沟槽，沟槽中填充有栅极多晶硅和浮栅多晶硅，栅极多晶硅与沟槽的侧壁隔离有隔离氧化层，栅极多晶硅与浮栅多晶硅之间隔离有阻挡氧化层，浮栅多晶硅与沟槽的侧壁及底壁隔离有栅氧化层。本发明通过在栅极多晶硅底部设置浮栅多晶硅，使得器件反向工作时，正电荷以隧道效应穿过栅氧化层存储到浮栅多晶硅内，达到降低等效阈值电压Vth的目的，以便显著降低器件的正向电压Vf；通过设置栅氧化层‑浮栅多晶硅‑阻挡氧化层的多层浮栅结构，增加了寄生电容的介质厚度，降低了寄生电容，提高了器件的开关速度。

技术领域

本发明涉及半导体技术领域，具体为一种半导体功率器件结构及其制造方法。

背景技术

基于肖特基势垒理论的肖特基势垒二极管(Schottkybarrierdiodes，SBD)广泛应用于高频整流和开关电路及保护电路在低压、大电流场合时作续流和整流作用，如DC/DC变频器、无工频变压器、开关电源的整流和续流。作为一种低压整流器件，它具有提高电 路的整流效率、降低正向功耗、提高工作频率以及减小电路噪声的作用。但也有其局限性 比如耐高温性差、软击穿严重以及反向漏电流大，使其在高压领域不能得以广泛的应用。 其正向压降和反向漏电也是一对关联的很难调和的参数。

为了提高整流器的性能，相关公司相继推出了新的器件，比如TMBS(TrenchMOSBarrierSchottkyDiode)、SBR(SurperBarrierRectifier)、SiC、GaN等，并且取 得了不错的业绩和可观的市场回报。但都每个器件平台都有一些相应的局限性比如材料， 器件结构，工艺生产性，成本控制等等。

图1示出了现有技术中的沟槽型超势垒整流器的器件剖视图，其具有如下缺点：1)正向工作时，沟道没有完全导通，导致正向电压Vf不够低；2)寄生电容较高，导致器件 的开关频率较低；3)反向漏电比较严重。

发明内容

本发明的目的在于提供一种半导体功率器件结构及其制造方法，通过在栅极多晶硅底 部设置浮栅多晶硅，使得器件反向工作时，正电荷以隧道效应穿过栅氧化层存储到浮栅多 晶硅内，达到降低等效阈值电压Vth的目的，以便显著降低器件的正向电压Vf；通过设置 栅氧化层-浮栅多晶硅-阻挡氧化层的多层浮栅结构，增加了寄生电容的介质厚度，从而显 著降低了寄生电容，有效提高了器件的开关速度。

为实现上述目的，本发明一方面提供了一种半导体功率器件结构，包括有源区，所述 有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型的衬 底及位于所述衬底上的第一导电类型的外延层，所述外延层内设置有沟槽，所述沟槽从所 述外延层表面延伸至其内部，

所述沟槽中填充有栅极多晶硅和浮栅多晶硅，所述栅极多晶硅与所述沟槽的侧壁隔离 有隔离氧化层，所述栅极多晶硅与所述浮栅多晶硅之间隔离有阻挡氧化层，所述浮栅多晶 硅与所述沟槽的侧壁及底壁隔离有栅氧化层；

所述外延层的表面还设置有第二导电类型的第一掺杂区以及位于所述第一掺杂区表 面的第一导电类型的第二掺杂区，所述第一掺杂区和第二掺杂区分别与所述沟槽的外侧壁 接触，所述第二掺杂区的底部位于所述浮栅多晶硅的顶部之下。

优选的，所述沟槽下方的所述外延层内还设置有第二导电类型的第三掺杂区，所述第 三掺杂区与所述沟槽底部接触。

优选的，还包括覆盖在所述外延层表面的第一金属层，所述第一金属层连接所述第二 掺杂区与栅极多晶硅，所述第一金属层与所述第二掺杂区欧姆接触，所述第一金属层通过 环绕有源区的保护环与第一掺杂区欧姆接触。其中，环绕有源区的保护环为本领域技术人 员的常用技术手段，在此不再赘述。

优选的，还包括覆盖在所述衬底表面的第二金属层，所述第二金属层与所述衬底欧姆 接触。

优选的，所述隔离氧化层为SiO2。