[发明专利]跨芯片信号同步的方法、装置及芯片

说明书

本申请属于信号同步的技术领域，提供了一种跨芯片信号同步的方法、装置及芯片，由第一芯片作为执行主体，所述方法包括：按照预定时间向第二芯片发送同步信号，以使第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值；所述预定时间为发送同步信号时第一芯片的时钟信号对应的相位计数值；获取输出至第一芯片管脚的所述同步信号并反馈给所述第一芯片；将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据收到反馈的所述同步信号时第一芯片的相位计数值、所述预定时间和记录的相位计数值校正所述第二芯片的时钟信号。本申请实施例解决校正芯片信号时引入延迟的问题。

技术领域

本发明涉及信号同步的技术领域，尤其涉及一种跨芯片信号同步的方法、装置及芯片。

背景技术

智能机器能够完成多种繁杂的工作，往往是由于智能机器内部设置有多个工作芯片。且为提升智能机器性能可设置多个型号相同的芯片同时进行作业。为实现多个型号相同的芯片统一作业，需确保每一芯片之间的时钟信号同步。但现实情况中，存在芯片的内部工作电路由于外部电容导致的电路延迟不确定以及不同芯片的启动时间不一致等因素影响，导致两个芯片或多个芯片的内部时钟相互为异步关系。

现有技术中，对芯片间时钟信号的同步校正方法为待校正芯片根据标准芯片发送的同步信号进行时钟同步以及边沿检测，但同步信号在芯片的内部工作电路传输时会产生延迟，通过该方法进行时钟校正会在同步信号从标准芯片发出到待校正芯片接收的过程中引入不确定的延迟，导致芯片之间无法精确同步。

发明内容

有鉴于此，本发明实施例提供了一种跨芯片信号同步的方法、装置及芯片，以解决校正芯片时钟信号时引入延迟的问题。

本发明实施例的第一方面提供了一种跨芯片信号同步的方法，由第一芯片执行，所述方法包括：

按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值；其中，所述预定时间为发送所述同步信号时所述第一芯片的时钟信号对应的相位计数值；所述第一芯片与所述第二芯片相同；

获取输出至所述第一芯片管脚的所述同步信号并反馈给所述第一芯片；

将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号。

在一个实施示例中，在获取输出至所述第一芯片管脚的所述同步信号并反馈给所述第一芯片之后，还包括：

根据收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间计算芯片接收信号的相位差。

在一个实施示例中，所述将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号，包括：

将所述相位差发送至所述第二芯片，并将所述预定时间或收到反馈的所述同步信号时所述第一芯片的相位计数值发送至所述第二芯片，以使所述第二芯片根据所述相位差和所述第二芯片记录的相位计数值以及所述预定时间或收到反馈的所述同步信号时所述第一芯片的相位计数值校正所述第二芯片的时钟信号。

在一个实施示例中，在按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值之前，还包括：

确定向所述第二芯片发送所述同步信号的预定时间，并将所述预定时间发送至所述第二芯片。