[发明专利]跨芯片信号同步的方法、装置及芯片

权利要求书

1.一种跨芯片信号同步的方法，其特征在于，由第一芯片执行，所述方法包括：

按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值；其中，所述预定时间为发送所述同步信号时所述第一芯片的时钟信号对应的相位计数值；所述第一芯片与所述第二芯片相同；

获取输出至所述第一芯片管脚的所述同步信号并反馈给所述第一芯片；

将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号，具体校正方式为：确定第一芯片与第二芯片之间的时钟异步情况，即第一芯片与第二芯片之间的时钟信号相位差，第二芯片能够根据时钟异步情况减去相位差对第二芯片的计数器当前的相位计数值进行校正。

2.如权利要求1所述的跨芯片信号同步的方法，其特征在于，在按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值之前，还包括：

确定向所述第二芯片发送所述同步信号的预定时间，并将所述预定时间发送至所述第二芯片。

3.如权利要求2所述的跨芯片信号同步的方法，其特征在于，所述按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值，包括：

按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时更新所述第二芯片的时钟信号对应的相位计数值为所述预定时间。

4.如权利要求3所述的跨芯片信号同步的方法，其特征在于，所述将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号，包括：

将所述相位差发送至所述第二芯片，以使所述第二芯片根据所述相位差校正所述第二芯片的当前时钟信号的相位。

5.如权利要求1至4任一项所述的跨芯片信号同步的方法，其特征在于，所述按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值，包括：

按照预定时间通过所述第一芯片的第一管脚向所述第二芯片的第二管脚发送同步信号；其中，所述第一管脚和所述第二管脚为所述芯片的同一管脚。

6.如权利要求5所述的跨芯片信号同步的方法，其特征在于，所述将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号，包括：

通过信号检测电路获取收到反馈的所述同步信号时所述第一芯片的相位计数值。

7.一种跨芯片信号同步的装置，其特征在于，包括：

同步信号发送模块，用于按照预定时间向第二芯片发送同步信号，以使所述第二芯片在接收到所述同步信号时记录所述第二芯片的时钟信号对应的相位计数值；其中，所述预定时间为发送所述同步信号时第一芯片的时钟信号对应的相位计数值；所述第一芯片与所述第二芯片相同；

同步信号反馈模块，用于获取输出至所述第一芯片管脚的所述同步信号并反馈给所述第一芯片；

时钟校正模块，用于将收到反馈的所述同步信号时所述第一芯片的相位计数值和所述预定时间发送至所述第二芯片，以使所述第二芯片根据所述收到反馈的所述同步信号时所述第一芯片的相位计数值、所述预定时间和所述第二芯片记录的相位计数值校正所述第二芯片的时钟信号，具体校正方式为：确定第一芯片与第二芯片之间的时钟异步情况，即第一芯片与第二芯片之间的时钟信号相位差，第二芯片能够根据时钟异步情况减去相位差对第二芯片的计数器当前的相位计数值进行校正。

8.一种芯片，其特征在于，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至6任一项所述跨芯片信号同步的方法的步骤。