[发明专利]一种访存合法性检查控制器，芯片及设备

说明书

本发明公开了一种访存合法性检查控制器，芯片及设备，本发明的访存合法性检查控制器包括内存注册表、控制与状态寄存器模块、请求调度模块，请求调度模块包括请求栈存逻辑、仲裁请求生成逻辑、访存合法性检测逻辑与公平仲裁器，请求栈存逻辑分别与p个报文发送引擎及q个报文接收引擎相连，仲裁请求生成逻辑分别与请求栈存逻辑、访存合法性检测逻辑、公平仲裁器相连，访存合法性检测逻辑与内存注册表相连。本发明通过在网络接口芯片中实现访存合法性检查控制器，可扩展支持多个外部的请求源，能够在使用较少的硬件资源的情况下，能够显著提高RDMA访存合法性检查的性能并大幅降低了延迟。

技术领域

本发明涉及高性能并行计算机和数据中心的网络接口芯片技术，具体涉及一种访存合法性检查控制器，芯片及设备。

背景技术

在高性能并行计算机与大规模数据中心中，成千上万个节点(微处理器或加速器)之间的通信都是基于网络接口芯片与交换芯片的高速通信协议。为了解决网络传输中各个节点数据处理的延迟，用户级的通信操作已经成为高速通信协议中主要采用的技术途径，最常见的是远程内存直接访问(Remote Direct Memory Access，RDMA)技术，RDMA技术允许用户态的应用程序直接读取或写入远程节点的内存，不需要内核干预以及内存拷贝的发生。RDMA技术的主要思想是通过虚拟化通信硬件的资源，将其直接映射到用户进程地址空间，实现完全用户层的通信操作，在通信的关键路径上旁路操作系统的介入，再结合硬件的可靠性精简通信协议，减少内存拷贝操作，在用户进程缓冲区之间直接进行数据传输，从而实现最优化的通信性能。因此，RDMA技术具备低延迟、高吞吐率、占用CPU资源少等优点。

由于在用户级直接实现了内存访问，绕开了操作系统对内存数据的保护，那么如何保障内存数据的安全性将是RDMA技术的首要问题，因此RDMA中访存合法性检查技术成为亟待解决的关键技术。目前，最常见的访存合法性检查技术是在软件驱动层面实现。采用软件实现访存合法性检查技术的优点是灵活性强，不足之处是性能低、延迟大、占用带宽资源，无法满足硬件大规模RDMA数据传输的需求。因此采用硬件实现访存合法性检查技术是必然的趋势。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种访存合法性检查控制器，芯片及设备，本发明通过在网络接口芯片中实现访存合法性检查控制器(MemoryAceessing Validity Checker，MAVC)，可扩展支持多个外部的请求源，能够在使用较少的硬件资源的情况下，能够显著提高RDMA访存合法性检查的性能并大幅降低了延迟。

为了解决上述技术问题，本发明采用的技术方案为：

一种访存合法性检查控制器，包括内存注册表、控制与状态寄存器模块、请求调度模块，所述控制与状态寄存器模块分别与内存注册表的控制端、请求调度模块的输出端以及网络接口芯片的寄存器管理模块相连，所述请求调度模块包括请求栈存逻辑、仲裁请求生成逻辑、访存合法性检测逻辑与公平仲裁器，所述请求栈存逻辑分别与p个报文发送引擎及q个报文接收引擎相连，所述仲裁请求生成逻辑分别与请求栈存逻辑、访存合法性检测逻辑、公平仲裁器相连，所述访存合法性检测逻辑与内存注册表相连。

可选地，所述内存注册表中存储的内存注册表项包含6个位域，每一项内存注册表项的宽度是w位，所述6个位域分别为有效位、读位、写位、密钥、末页地址和首页地址。

可选地，所述内存注册表为随机访问存储器，且该随机访问存储器深度为d、宽度为w位，包含1个读端口和1个写端口；地址位的宽度为m位，且满足m＝log₂d。

可选地，所述控制与状态寄存器模块用于缓存内存注册报文、发送写入内存注册表的控制信号、以及用于保存FIFO溢出以及访存不合法的地址信息以便寄存器管理模块读取，所述控制与状态寄存器模块中包含用于保存内存注册报文的一组报文寄存器以及输出寄存器，该组报文寄存器为w位且包括读写位、注册表地址、密钥、起始页地址、页面长度5个位域，该输出寄存器用于保存FIFO溢出以及访存不合法的地址信息以便寄存器管理模块读取。