[发明专利]一种访存合法性检查控制器，芯片及设备

权利要求书

1.一种访存合法性检查控制器，其特征在于，包括内存注册表(1)、控制与状态寄存器模块(2)、请求调度模块(3)，所述控制与状态寄存器模块(2)分别与内存注册表(1)的控制端、请求调度模块(3)的输出端以及网络接口芯片的寄存器管理模块相连，所述请求调度模块(3)包括请求栈存逻辑(31)、仲裁请求生成逻辑(32)、访存合法性检测逻辑(33)与公平仲裁器(34)，所述请求栈存逻辑(31)分别与p个报文发送引擎及q个报文接收引擎相连，所述仲裁请求生成逻辑(32)分别与请求栈存逻辑(31)、访存合法性检测逻辑(33)、公平仲裁器(34)相连，所述访存合法性检测逻辑(33)与内存注册表(1)相连；

所述控制与状态寄存器模块(2)用于缓存内存注册报文、发送写入内存注册表(1)的控制信号、以及用于保存FIFO溢出以及访存不合法的地址信息以便寄存器管理模块读取，所述控制与状态寄存器模块(2)中包含用于保存内存注册报文的一组报文寄存器以及输出寄存器，该组报文寄存器为w位且包括读写位、注册表地址、密钥、起始页地址、页面长度5个位域，该输出寄存器用于保存FIFO溢出以及访存不合法的地址信息以便寄存器管理模块读取；

所述请求栈存逻辑(31)用于将p个报文发送引擎及q个报文接收引擎共计p+q个请求源的请求报文进行栈存后发送到仲裁请求生成逻辑(32)，以及当接收到仲裁请求生成逻辑(32)返回的应答信号后将合法性检查应答发送给对应的报文发送引擎或报文接收引擎；

所述仲裁请求生成逻辑(32)用于在接收到请求栈存逻辑(31)发送的p+q个请求报文后产生p+q位的仲裁请求发送到公平仲裁器(34)，所述仲裁请求中的每一位对应一个请求源；当接收到公平仲裁器(34)返回的位仲裁应答信号，所述仲裁应答信号表示对应的哪一路请求源被授权，而后将授权的请求源的合法性检查报文发送到访存合法性检测逻辑(33)；当接收到访存合法性检测逻辑(33)返回的检查应答信号后，根据p+q位的授权信号将授权信号为1那位的应答有效信号置为高电平，同时将应答信号返回请求栈存逻辑(31)；

所述访存合法性检测逻辑(33)用于在接收到仲裁请求生成逻辑(32)发送的合法性检查请求报文后取出第i+j+k+m-1:i+j+k位作为读取内存注册表(1)存储器的地址，同时将读使能信号置为高电平，发送到内存注册表(1)，其中i表示报文访问内存区域的页面长度，j表示报文访问内存区域的起始页地址的宽度，k表示密钥的宽度，m表示地址位的宽度；当内存注册表(1)返回读出的数据后，进行如下的四项比对，第一项比对：取出内存注册表(1)项的最高位，即有效位是否为1；如果为1，表示当前内存区域已注册，内存检查请求合法；否则表示不合法；第二项比对：根据合法性检查报文中作为读写位的最高位，如果最高位为1，表示对内存区域是读操作，同时取出内存注册表(1)项中作为读位的第2j+k+1位，如果为1，表示内存区域允许读操作，那么检查合法，如果为0，那么检查不合法；如果读写位为0，表示对内存区域是写操作，取出内存注册表(1)项的第2j+k位，即写位，如果为1，表示内存区域允许写操作，那么检查合法，如果为0，那么检查不合法；第三项比对：取出内存注册表(1)项中作为密钥的第2j+k-1:2j+k位，与合法性检查报文的第i+j+k-1:i+j位密钥进行比对；如果完全相同，表示内存检查合法；如果存在不一致的位，表示内存检查不合法；第四项比对：取出合法性检查报文的第i-1:0位页面长度域L，第i+j-1:i位起始页地址A_s；取出内存注册表(1)项的第2j-1:j位末页地址A_h，第j-1:0位首页地址A_l；判断是否满足公式：A_l≤(A_s+L)≤A_h，如果满足公式，那么内存检查合法，如果不满足公式，那么内存检查不合法；如果上面四项比对全部通过，表示内存检查报文合法，那么将应答有效位置1，同时将1位的检查结果置1，返回给仲裁请求生成逻辑(32)；如果上面四项比对至少有一项没有通过，表示内存检查报文不合法，那将应答有效位置1，同时将1位的检查结果置0，返回给仲裁请求生成逻辑(32)；

所述公平仲裁器(34)用于接收到仲裁请求生成逻辑(32)发送的p+q位仲裁请求信号后通过公平的轮转调度策略从中选出第r个授权、将r编码为二进制，产生位的仲裁应答信号，发送给仲裁请求生成逻辑(32)。