[发明专利]用于拆分式数据转换后备缓冲器的硬件

权利要求书

1.一种处理器，包括：

解码电路，所述解码电路用于将指令解码为经解码的指令；

执行电路，所述执行电路用于执行所述经解码的指令；以及

存储器电路，所述存储器电路包括加载数据转换后备缓冲器电路和存储数据转换后备缓冲器电路，所述存储数据转换后备缓冲器电路与所述加载数据转换后备缓冲器电路分开且区别于所述加载数据转换后备缓冲器电路，其中，所述存储器电路在所述指令的存储器访问请求是加载数据请求时将所述存储器访问请求发送至所述加载数据转换后备缓冲器电路并且在所述存储器访问请求是存储数据请求时将所述存储器访问请求发送至所述存储数据转换后备缓冲器电路，以确定针对所述存储器访问请求的虚拟地址的物理地址，并且所述加载数据转换后备缓冲器电路和所述存储数据转换后备缓冲器电路是不同尺寸的且不同相关联性的。

2.如权利要求1所述的处理器，其中，相比于所述存储数据转换后备缓冲器电路，所述加载数据转换后备缓冲器电路包括更多的条目存储位置。

3.如权利要求1所述的处理器，其中，所述加载数据转换后备缓冲器电路在所述指令的每个加载操作和每个存储操作时被更新。

4.如权利要求3所述的处理器，其中，所述存储数据转换后备缓冲器电路仅由所述指令的每个存储操作更新。

5.如权利要求1所述的处理器，其中，所述存储数据转换后备缓冲器电路独立于所述加载数据转换后备缓冲器电路被更新。

6.如权利要求1所述的处理器，其中，所述存储数据转换后备缓冲器电路仅由所述指令的每个存储操作更新。

7.如权利要求1所述的处理器，其中，所述加载数据请求用于被输入到所述加载数据转换后备缓冲器电路的多个加载端口中的一个加载端口中。

8.如权利要求1-7中任一项所述的处理器，其中，所述存储数据请求用于被输入到所述存储数据转换后备缓冲器电路的多个存储端口中的一个存储端口中。

9.一种方法，包括：

利用存储器电路从处理器接收指令的存储器访问请求；

由所述存储器电路确定所述存储器访问请求何时是加载数据请求或存储数据请求；

当所述存储器访问请求是所述加载数据请求时，将所述存储器访问请求发送至加载数据转换后备缓冲器电路，并且当所述存储器访问请求是所述存储数据请求时，将所述存储器访问请求发送至存储数据转换后备缓冲器电路，以确定针对所述存储器访问请求的虚拟地址的物理地址，所述存储数据转换后备缓冲器电路与所述加载数据转换后备缓冲器电路分开且区别于所述加载数据转换后备缓冲器电路，其中，所述加载数据转换后备缓冲器电路和所述存储数据转换后备缓冲器电路是不同尺寸的且不同相关联性的；以及

在所述物理地址处执行针对所述存储器访问请求的存储器访问。

10.如权利要求9所述的方法，其中，相比于所述存储数据转换后备缓冲器电路，所述加载数据转换后备缓冲器电路包括更多的条目存储位置。

11.如权利要求9所述的方法，进一步包括：在所述指令的每个加载操作和每个存储操作时更新所述加载数据转换后备缓冲器电路。

12.如权利要求11所述的方法，进一步包括：仅由所述指令的每个存储操作来更新所述存储数据转换后备缓冲器电路。

13.如权利要求9所述的方法，进一步包括：与更新所述加载数据转换后备缓冲器电路独立地更新所述存储数据转换后备缓冲器电路。

14.如权利要求9所述的方法，进一步包括：仅由所述指令的每个存储操作来更新所述存储数据转换后备缓冲器电路。