[发明专利]一种基于双隧穿晶体管的半浮栅存储器及其制备方法

权利要求书

1.一种基于双隧穿晶体管的半浮栅存储器，其特征在于，包括：

半导体衬底（201），其具有第一掺杂类型，设有U型槽；

第一栅极叠层，包括第一栅介质层（203）、浮栅（204）和隧穿晶体管沟道层（205），其中，所述第一栅介质层（203）覆盖所述U型槽的表面；所述浮栅（204）覆盖所述第一栅介质层（203），并形成中间高、两边低的凸起形状；所述隧穿晶体管沟道层（205）覆盖所述浮栅（204）的中间凸起上表面；

第二栅极叠层，包括第二栅介质层（206）和控制栅（207），所述第二栅介质层（206）形成在所述隧穿晶体管沟道层（205）两侧并延伸覆盖所述浮栅（204）表面，所述控制栅（207）覆盖所述第二栅介质层（206）和所述隧穿晶体管沟道层（205）上表面；

栅极侧墙（208），位于所述第一栅极叠层和第二栅极叠层两侧；

源区（209）和漏区（210），形成于所述半导体衬底（201）中，位于所述第一栅极叠层和第二栅极叠层两侧，其中，源区（209）具有第一掺杂类型，漏区（210）具有第二掺杂类型；

所述浮栅（204）是第一掺杂类型的重掺杂的多晶硅层。

2.根据权利要求1所述的基于双隧穿晶体管的半浮栅存储器，其特征在于，所述第一栅介质层（203）、所述第二栅介质层（206）材料选自SiO₂、Al₂O₃、ZrO₂、HfZrO、HfO₂、HfAlO、HfSiO及其任意组合的一种。

3.根据权利要求1所述的基于双隧穿晶体管的半浮栅存储器，其特征在于，所述隧穿晶体管沟道层（205）是第二掺杂类型的轻掺杂多晶硅。

4.根据权利要求1所述的基于双隧穿晶体管的半浮栅存储器，其特征在于，所述控制栅（207）为第二掺杂类型的重掺杂多晶硅层。

5.根据权利要求1所述的基于双隧穿晶体管的半浮栅存储器，其特征在于，所述控制栅（207）材料为TiN、TaN、MoN或者WN。

6.一种基于双隧穿晶体管的半浮栅存储器制备方法，其特征在于，具体步骤为：

提供具有第一掺杂类型的半导体衬底（201 ）；

在所述半导体衬底（201）中刻蚀形成U型槽；

形成第一栅极叠层，依次形成第一栅介质层（203）、浮栅（204）和隧穿晶体管沟道层（205），使所述第一栅介质层（203）覆盖所述U型槽的表面，所述浮栅（204）覆盖第一栅介质层（203）并形成中间高、两边低的凸起形状，所述隧穿晶体管沟道层（205）覆盖所述浮栅（204）的中间凸起上表面；

形成第二栅极叠层，依次形成第二栅介质层（206）和控制栅（207），使所述第二栅介质层（206）形成在所述隧穿晶体管沟道层（205）两侧并延伸覆盖所述浮栅（204）表面，所述控制栅（207）覆盖所述第二栅介质层（206）和所述隧穿晶体管沟道层（205）上表面；

在所述第一栅极叠层和第二栅极叠层两侧形成栅极侧墙（208）；

在所述半导体衬底中，所述第一栅极叠层和第二栅极叠层两侧形成源区（209）和漏区（210），其中，源区（209）具有第一掺杂类型，漏区（210）具有第二掺杂类型；

所述浮栅（204）是第一掺杂类型的重掺杂的多晶硅层。

7.根据权利要求6所述的基于双隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述隧穿晶体管沟道层（205）是第二掺杂类型的轻掺杂多晶硅。

8.根据权利要求6所述的基于双隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述控制栅（207）为第二掺杂类型的重掺杂多晶硅层，或所述控制栅为TiN、TaN、MoN或者WN。