[发明专利]一种半导体器件及其制作方法、电子设备

说明书

本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，通过在堆叠结构与衬底之间形成隔离层，以抑制寄生沟道及源漏漏电，无须使用成本较高的绝缘体上硅衬底，降低了半导体器件的制作成本。所述半导体器件包括：衬底、隔离层、堆叠结构和栅堆叠结构。隔离层形成在衬底上。堆叠结构形成在隔离层上。堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片。至少一层纳米线或片分别与源区和漏区接触。隔离层覆盖衬底的面积小于或等于堆叠结构覆盖衬底的面积。栅堆叠结构形成在至少一层纳米线或片的外周。所述半导体器件的制作方法用于制作上述技术方案所提供的半导体器件。本发明提供的半导体器件应用于电子设备中。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法、电子设备。

背景技术

为抑制寄生沟道及源漏漏电，在制作半导体器件时，一般会选择绝缘体上硅衬底作为半导体器件的衬底。半导体器件中的源区和漏区等结构形成在埋氧层上。而埋氧层为不导电的绝缘层，能够解决寄生沟道及源漏的漏电问题。

但是，因现有的绝缘体上硅衬底的成本较高，从而使得半导体器件的制作成本较高。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法、电子设备，通过在堆叠结构与衬底之间形成隔离层，以抑制寄生沟道及源漏漏电，无须使用成本较高的绝缘体上硅衬底，从而降低了半导体器件的制作成本。

为了实现上述目的，本发明提供了一种半导体器件，该半导体器件包括：

衬底，

形成在衬底上的隔离层；

形成在隔离层上的堆叠结构，堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片，至少一层纳米线或片分别与源区和漏区接触，隔离层覆盖衬底的面积小于或等于堆叠结构覆盖衬底的面积；

以及栅堆叠结构，栅堆叠结构形成在至少一层纳米线或片的外周。

与现有技术相比，本发明提供的半导体器件中在衬底与堆叠结构之间形成有隔离层。在栅堆叠结构加载适当电压的情况下，隔离层的存在可以使得源区与漏区仅通过纳米线或片导通，而不会与位于隔离层下的衬底导通，从而能够解决寄生沟道及源漏漏电的问题。同时，由于，隔离层为后续形成在衬底上的膜层，并非构成衬底的一部分，在上述情况下，在制作半导体器件过程中，可以采用成本比绝缘体上硅衬底低的硅衬底或锗硅衬底等其他满足要求的衬底，解决寄生沟道及源漏漏电问题的同时，还可以降低半导体器件的制作成本。

本发明还提供一种半导体器件的制作方法，该半导体器件的制作方法包括包括：

提供一衬底；

在衬底上形成隔离层；

在隔离层上形成堆叠结构，堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片，至少一层纳米线或片分别与源区和漏区接触，隔离层覆盖衬底的面积小于或等于堆叠结构覆盖衬底的面积；

形成位于至少一层纳米线或片外周的栅堆叠结构。

与现有技术相比，本发明提供的半导体器件的制作方法的有益效果与上述技术方案提供的半导体器件的有益效果相同，此处不做赘述。

本发明还提供一种电子设备，该电子设备包括上述技术方案提供的半导体器件。

与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的半导体器件的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：