[发明专利]一种半导体器件及其制作方法、电子设备

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底，

形成在所述衬底上的隔离层；

形成在所述隔离层上的堆叠结构，所述堆叠结构包括源区、漏区、以及位于所述源区和所述漏区之间的至少一层纳米线或片，所述至少一层纳米线或片分别与所述源区和所述漏区接触，所述隔离层覆盖所述衬底的面积小于或等于所述堆叠结构覆盖所述衬底的面积；

以及栅堆叠结构，所述栅堆叠结构形成在所述至少一层纳米线或片的外周。

2.根据权利要求1所述的半导体器件，其特征在于，所述衬底为硅衬底、锗硅衬底。

3.根据权利要求1所述的半导体器件，其特征在于，所述隔离层位于所述源区下的部分与所述隔离层位于所述漏区下的部分的顶部齐平。

4.根据权利要求1所述的半导体器件，其特征在于，所述隔离层所含有的材料为氧化硅、氧化硅锗或氧化锗；和/或，

所述隔离层的层厚为5nm～50nm。

5.根据权利要求1所述的半导体器件，其特征在于，所述至少一层纳米线或片所含有的材料为Si或Si_1-xGe_x，其中，0＜x≤0.7。

6.根据权利要求1所述的半导体器件，其特征在于，所述源区和所述漏区均包括至少两层外延材料层，至少两层所述外延材料层沿着所述衬底的高度方向层叠设在所述隔离层上，所述至少两层外延材料层所含有的材料为Si_1-yGe_y，其中，0.2≤y≤0.75。

7.根据权利要求1～6任一项所述的半导体器件，其特征在于，所述半导体器件还包括：

第一内侧墙，所述第一内侧墙的第一侧面临近所述源区，所述第一内侧墙的第二侧面临近所述栅堆叠结构；

第二内侧墙，所述第二内侧墙的第一侧面临近所述漏区，所述第二内侧墙的第二侧面临近所述栅堆叠结构。

8.根据权利要求6所述的半导体器件，其特征在于，当所述至少一层纳米线或片所含有的材料为Si_1-xGe_x，其中，0＜x≤0.7，所述源区和所述漏区中位于最下方的所述外延材料层内Ge含量与所述纳米线或片内Ge含量相差小于或等于15％。

9.一种半导体器件的制作方法，其特征在于，包括：

提供一衬底；

在所述衬底上形成隔离层；

在所述隔离层上形成堆叠结构，所述堆叠结构包括源区、漏区、以及位于所述源区和所述漏区之间的至少一层纳米线或片，所述至少一层纳米线或片分别与所述源区和所述漏区接触，所述隔离层覆盖所述衬底的面积小于或等于所述堆叠结构覆盖所述衬底的面积；

形成位于至少一层所述纳米线或片外周的栅堆叠结构。

10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述在所述衬底上形成隔离层包括：

在所述衬底上形成待氧化层、以及位于所述待氧化层上的半导体材料层，所述半导体材料层包括源区形成区、漏区形成区、以及位于所述源区形成区和所述漏区形成区之间的栅极形成区；

氧化所述待氧化层，获得所述隔离层。

11.根据权利要求10所述的半导体器件的制作方法，其特征在于，氧化所述待氧化层所使用的气体为O₂和N₂的混合气体，或，O₃气体。

12.根据权利要求10所述的半导体器件的制作方法，其特征在于，氧化所述待氧化层所采用的方式为炉管氧化处理方式或快速热处理方式；

所述炉管氧化处理方式的处理条件为：处理温度为500℃～850℃，处理时间为10min～60min；

所述快速热处理方式的处理条件为：处理温度为600℃～850℃，处理时间为30s～60s，处理周期为1个～10个。