[发明专利]具有低泄漏特性器件的动态存储器及阵列电路有效
| 申请号: | 202010392133.3 | 申请日: | 2020-05-11 |
| 公开(公告)号: | CN111627476B | 公开(公告)日: | 2022-08-19 |
| 发明(设计)人: | 李学清;钟宏涛;杨华中;曹胜杰 | 申请(专利权)人: | 清华大学 |
| 主分类号: | G11C11/406 | 分类号: | G11C11/406;G11C11/409 |
| 代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 石茵汀 |
| 地址: | 10008*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 泄漏 特性 器件 动态 存储器 阵列 电路 | ||
1.一种具有低泄漏特性器件的动态存储器,其特征在于,包括:写操作模块、信息存储模块和读操作模块;
所述写操作模块包括控制端、输入端和输出端,所述写操作模块由具有低泄漏特性的器件组成,所述低泄漏特性的器件包括纳米机电继电器,所述写操作模块与所述信息存储模块的写操作端连接,用于对所述信息存储模块所存储的信息进行写操作,其中,在关断状态下,所述纳米机电继电器源极和漏极之间的连接被空气所隔离;
所述读操作模块包括控制端、输入端和输出端,所述读操作模块与所述信息存储模块的读操作端连接,用于对所述信息存储模块内的状态信息进行读操作;
所述信息存储模块包括写操作端和读操作端;其中,所述信息存储模块与所述读操作模块分别用第一晶体管和第二晶体管实现;
所述信息存储模块的写操作端和读操作端分别与所述第一晶体管的栅极和漏极相连,所述读操作端的输入和输出分别与所述第二晶体管的漏极和源极相连,所述读操作端的控制信号与所述第二晶体管的栅极相连;
其中,所述纳米机电继电器的栅极与写字线相连,所述纳米机电继电器的漏极与写位线相连,所述纳米机电继电器的源极与所述第一晶体管的栅极相连,第一晶体管通过纳米机电继电器与写位线相连,所述第一晶体管通过所述第二晶体管与读位线相连,所述第二晶体管的栅极与读字线相连;
其中,所述动态存储器为嵌入式动态存储器。
2.根据权利要求1所述的具有低泄漏特性器件的动态存储器,其特征在于,
所述写操作模块与所述读操作模块独立设置或合并设置。
3.根据权利要求1所述的具有低泄漏特性器件的动态存储器,其特征在于,所述第一晶体管和所述第二晶体管包括薄栅晶体管、厚栅晶体管、N型晶体管和P型晶体管。
4.一种阵列电路,其特征在于,包括:多个存储单元;每个存储单元包括权利要求1-3所述的具有低泄漏特性器件的动态存储器,所述低泄漏特性器件为纳米机电继电器;
所述多个存储单元以多行多列形式排列,同一行内的存储单元之间通过字线相连,同一列内的存储单元之间通过位线相连,支持按行或按列进行信息的读操作或者写操作。
5.根据权利要求4所述的阵列电路,其特征在于,写位线与读位线可以通过电气短接的方式连接。
6.根据权利要求4或5所述的阵列电路,其特征在于,所述纳米机电继电器的栅极与写字线相连,所述纳米机电继电器的漏极与写位线相连,所述纳米机电继电器的源极通过信息存储模块的写操作端与所述信息存储模块相连。
7.根据权利要求6所述的阵列电路,其特征在于,所述信息存储模块与读操作模块分别用第一晶体管和第二晶体管实现,所述第一晶体管的栅极与所述纳米机电继电器的源极相连,所述第一晶体管的漏极与所述第二晶体管的源极相连,所述第二晶体管的栅极与读字线相连,所述第二晶体管的漏极与读位线相连。
8.根据权利要求7所述的阵列电路,其特征在于,所述第一晶体管和所述第二晶体管包括薄栅晶体管、厚栅晶体管、N型晶体管和P型晶体管。
9.根据权利要求8所述的阵列电路,其特征在于,进行某一个存储单元的写操作时,通过对应存储单元的写字线驱动并导通对应存储单元的写操作模块,通过对应存储单元的写位线的电压控制对应存储单元的信息存储模块的栅极电压,以改变存储信息状态;
进行某一个存储单元的读操作时,通过对应存储单元的读字线驱动并导通对应存储单元的读操作模块,以通过对应存储单元的读位线的电压电流特性,获取对应存储单元的存储信息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010392133.3/1.html,转载请声明来源钻瓜专利网。





