[发明专利]应用于发射机的阻抗校准电路

说明书

本发明涉及一种应用于发射机的阻抗校准电路，包括工艺检测电路、温度检测电路、ADC、上拉/下拉网络译码器和校准电路，其中工艺检测电路包括MOS管工艺检测电路和电阻工艺检测电路；电阻工艺检测电路与温度检测电路部分复用而构成复用检测电路。工艺检测电路输出仅与MOS管/电阻的工艺相关的电压信号；温度检测电路输出仅与温度相关的电压信号；ADC将工艺检测电路、温度检测电路的输出信号数字化而得到控制字；上拉/下拉网络译码器根据控制字分别输出上拉/下拉控制信号；校准电路包括若干个上拉/下拉校准电路；上拉/下拉校准电路分别包括由上拉/下拉控制信号对应控制的阻抗校准管。本发明无需片外电阻，功耗较低，精度较高，校准管总面积较小。

技术领域

本发明属于通信技术领域，具体涉及一种应用于发射机的阻抗校准电路。

背景技术

对于发射机来说，其输出阻抗需要与信道特征阻抗相匹配以减少反射损耗以及码间串扰；另外，其输出电阻值也需要保持恒定值以满足输出电压幅度的要求。然而，在PVT(工艺、电压、温度)变化情况下，发射机驱动器的上拉、下拉网络阻抗变化±30％左右，因此需要阻抗校准以保证发射机性能要求。

现有阻抗校准技术主要分为模拟校准和数字校准两种。

一种模拟校准方法所采用的电路如附图1所示，该校准电路包括片外标准电阻、误差放大器等，通过控制预驱动器和驱动器的供电电压使输出阻抗与片外标准电阻相等。另外一种模拟校准方法所采用的电路如附图2所示，与第一种方法的不同之处在于，此方法首先复制一份驱动器，通过模拟回路直接控制驱动器中校准管的栅极电压，从而调整输出阻抗。模拟校准是后台校准，可补偿实时变化的参量，如温度。

数字校准方法常用的电路如附图3所示。数字校准方法首先利用片外标准电阻校准复制的下拉网络，再使用校准好的下拉网络校准复制的上拉网络，通过比较器和数字逻辑控制校准管阵列的开关。校准电路一共需要复制两份下拉网络，一份上拉网络。数字校准方法相比模拟方法电路实现简单，节省功耗，更适合低功耗应用。

由此可知，模拟校准方法需要片外电阻作为参考，通常情况下一个芯片需要一个片外参考电阻，对于multidie结构(例如DRAM)来说，增加了很大系统面积和成本；另外，由于有静态电流流过，模拟校准电路的功耗较大；对与现代工艺短沟道器件来说，I-V非线性增大，那么对于不同输出幅度或者不同串联电阻值，很难保证模拟校准管一直处于线性区。如果Vds变的很大甚至进入饱和区，输出电阻的AC阻抗就会偏离DC阻抗，从而使阻抗不匹配。

一些论文中的采用的方法对模拟校准进行了改善，如采用模拟校准回路和调整切片开启份数相结合的方法，调整切片数方法补偿约±10％的串联电阻变化，进行粗调，经过粗调后模拟校准环路需要调整的阻抗范围就大大降低，因此模拟校准管Vds变化减小，AC阻抗特性变好。但是此方法需要片外电阻和片外FPGA检测电阻变化，增加了设计复杂度。还有的方案中增加一路模拟校准环路，两路模拟回路分别为低阻抗回路和高阻抗回路，根据阻抗在PVT情况下变化大小决定接入哪一路或同时接入，减小线性度和校准范围的折中关系，提高校准精度。但此方法逻辑控制复杂。

数字方法是前台校准，也需要片外电阻，在TX工作情况下不能实现实时校准；若比较器及数字逻辑一直工作，功耗相对模拟方法仍较大；另外，复制的驱动器和原驱动器也存在一定的失配，降低了阻抗校准精度；还普遍存在着校准管阵列总尺寸较大的问题。

发明内容

本发明的目的是提供一种能够降低功耗、降低校准管尺寸，且无需片外电阻的应用于发射机的阻抗校准电路。

为达到上述目的，本发明采用的技术方案是：

一种应用于发射机的阻抗校准电路，包括：

工艺检测电路，所述工艺检测电路用于输出仅与MOS管的工艺相关的电压信号和仅与电阻的工艺相关的电压信号；

温度检测电路，所述温度检测电路用于输出仅与温度相关的电压信号；