[发明专利]一种二维半导体器件电路一体化制备的方法

说明书

本发明提供一种二维半导体器件电路一体化制备的方法，属于属于半导体器件制备技术领域。本发明创新性的通过引入金属牺牲层和high‑k材料，先在金属牺牲层上将金属图形化电极和介电层制备成一体化结构，再将该结构剥离，利用“后位”转移技术将一体化结构转移至二维材料表面，构成器件整体结构，该方法有效的降低了二维半导体器件中的界面散射，以及化学掺杂、费米钉扎效应，实现了对二维材料的迁移率、器件的开关比、亚阈值摆幅的同步优化，并且该方法制备简单、洁净、破坏性小、稳定性高。

技术领域

本发明属于半导体器件制备技术领域，具体涉及一种二维半导体器件电路一体化制备的方法。

背景技术

随着信息化的不断深入发展，计算机系统对计算芯片提出了更高的要求，对于底层器件而言，新型小型化和便携化计算设备要求器件具有更小的体积，更低的功耗。器件的特征长度可表示为二维材料，如石墨烯、二硫化钨等，由于具有原子级厚度(t_2D)，在减小特征长度，提高集成度上有巨大优势。范德华力结合的二维异质结避免了传统外延生长的苛刻条件，并且基于二维材料的新一代FET器件已经表现出低亚阈值摆幅(高频操作、低功耗)，高开关比(高信噪比)等优势；此外，二维材料在保持对硅基集成电路工艺兼容性的同时，解决了器件小型化带来的短沟道效应。因此二维材料被学术界与工业界瞩目为下一代半导体材料。

然而，当前基于二维材料的半导体器件由于沟道和栅介电层的接触，界面散射严重造成迁移率急剧下降；另外在源漏接触位置存在着界面化学掺杂和费米能级钉扎等问题，这些均严重制约着器件性能。其中，界面散射主要由界面电离杂质与沟道载流子的库仑相互作用引起，目前降低界面散射有两种手段：削弱电离杂质密度n_CI和增加沟道中的载流子浓度n_e。传统SiO₂表界面存在大量悬挂键，n_CI很高，介电层调制产生的n_e很低，不适合作为二维材料的介电层。研究人员通过引入具有高介电系数(high-k)的介电层作顶栅调控，但是传统制备方法通常是采用ALD技术直接在二维材料表面沉积介电层，这种方法引入的介电环境由于热处理会对二维材料本身造成破坏，引入缺陷态。对于解决界面的化学掺杂和费米能级钉扎问题主要有两种手段：改进电极的蒸镀退火工艺以及在金半界面转移缓冲材料(Tao,S.Ji-Chang,R.,Xinyi,L.,Shuang,L.,Wei L.,J.Am.Chem.Soc.2019,141,7,3110-3115)。但是，优化蒸镀退火工艺，仍然会对接触界面造成破坏；转移缓冲材料虽然会消除蒸镀对材料表面的破坏，但是载流子在缓冲层中的传输速度远远低于在金属电极中的速度，影响器件的迁移率以及开关特性。

因此，如何实现二维半导体器件获得高迁移率以及低阻抗金半接触，从而降低器件的功耗并提升器件的开关速度成为了亟待解决的问题。

发明内容

针对背景技术所存在的问题，本发明的目的在于提供一种二维半导体器件电路一体化制备的方法。本发明通过引入金属牺牲层和high-k(高介电常数)材料，先将金属图形化电极和介电层制备成一体化结构，然后利用“后位”转移技术将一体化结构转移至二维材料表面，构成器件整体结构，实现了二维半导体器件的高迁移率以及低阻抗金半接触。

为实现上述目的，本发明的技术方案如下：

一种二维半导体器件电路一体化制备的方法，其特征在于，包括以下步骤：

步骤1.在衬底表面采用热蒸镀法制备金属牺牲层；

步骤2.在步骤1制备的金属牺牲层表面采用紫外光刻-热蒸镀法或ALD法制备功能电路层；

步骤3.在功能电路层表面采用旋涂法制备有机膜支撑层；

步骤4.将步骤3制备好支撑层的器件放置于能与金属牺牲层反应的溶液中，直至带支撑层的功能电路层与衬底分离；

步骤5.将功能电路层转移清洗后重新置于去离子水中；