[发明专利]三维存储器件

权利要求书

1.一种三维存储器件，包括：

各自竖直延伸穿过包括交错的导体层和电介质层的存储堆叠层的第一沟道结构和第二沟道结构；

位于所述存储堆叠层上方并且与所述第一沟道结构的一端和所述第二沟道结构的一端接触的半导体连接；

位于所述第一沟道结构的另一端的第一半导体插塞；

位于所述第二沟道结构的另一端的第二半导体插塞；

形成在所述存储堆叠层中的缝隙结构，所述缝隙结构沿着蛇形路径延伸以将所述存储堆叠层分成多个区域；以及

耦合到所述第一沟道结构的所述一端和所述第二沟道结构的所述一端的衬底。

2.根据权利要求1所述的三维存储器件，还包括：

位于所述第一沟道结构的所述一端的另一第一半导体插塞；以及

位于所述第二沟道结构的所述一端的另一第二半导体插塞，

其中，所述半导体连接与所述另一第一半导体插塞和所述另一第二半导体插塞接触。

3.根据权利要求1或2所述的三维存储器件，其中，所述第一沟道结构和所述第二沟道结构各自包括沉积在竖直延伸穿过所述存储堆叠层的沟道孔的侧壁和底表面之上的存储膜和半导体沟道。

4.根据权利要求1或2所述的三维存储器件，还包括位于所述存储堆叠层上方的半导体连接电介质层。

5.根据权利要求4所述的三维存储器件，其中，在所述半导体连接电介质层中图案化所述半导体连接。

6.根据权利要求5所述的三维存储器件，还包括位于所述半导体连接电介质层上的互连层。

7.根据权利要求6所述的三维存储器件，其中，所述互连层与所述衬底的正面结合。

8.根据权利要求1或2所述的三维存储器件，其中，在所述衬底上形成外围器件。

9.根据权利要求1或2所述的三维存储器件，其中，所述衬底是载体晶圆。

10.根据权利要求1或2所述的三维存储器件，还包括与所述第一沟道结构的所述第一半导体插塞接触的位线触点和与所述第二沟道结构的所述第二半导体插塞接触的源极线触点。

11.一种三维存储器件，包括：

各自竖直延伸穿过包括交错的导体层和电介质层的存储堆叠层的第一沟道结构和第二沟道结构；

位于所述第一沟道结构的一端的第一半导体插塞；

位于所述第二沟道结构的一端的第二半导体插塞；

位于所述存储堆叠层上方并且与所述第一沟道结构的所述第一半导体插塞和所述第二沟道结构的所述第二半导体插塞接触的半导体连接；

位于所述第一沟道结构的另一端的另一第一半导体插塞；

位于所述第二沟道结构的另一端的另一第二半导体插塞；

与所述第一沟道结构的另一第一半导体插塞接触的位线触点；

与所述第二沟道结构的另一第二半导体插塞接触的源极线触点；

形成在所述存储堆叠层中的缝隙结构，所述缝隙结构沿着蛇形路径延伸以将所述存储堆叠层分成多个区域；以及

耦合到所述第一沟道结构的所述一端和所述第二沟道结构的所述一端的衬底，在所述衬底上形成外围器件。

12.根据权利要求11所述的三维存储器件，其中，所述第一沟道结构和所述第二沟道结构各自包括沉积在竖直延伸穿过所述存储堆叠层的沟道孔的侧壁和底表面之上的存储膜和半导体沟道。

13.根据权利要求11或12所述的三维存储器件，还包括位于所述存储堆叠层上方的半导体连接电介质层。

14.根据权利要求13所述的三维存储器件，其中，在所述半导体连接电介质层中图案化所述半导体连接。