[发明专利]NMOS器件的制备方法

说明书

本发明提供一种NMOS制备方法，包括：提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分衬底，所述介质层覆盖所述栅极结构和所述衬底。在介质层上形成应力层，与现有工艺中在两道侧墙完成之后沉积应力层相比，所述应力层与沟道之间距离缩短了，从而减少应力传递过程中的损失，增加了沟道的电子迁移率。然后，去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁。以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺，再去除剩余的所述应力层。故所述NMOS器件的制备方法不仅能够提高电子的迁移率，还减少工艺流程，降低成本，提高制备效率。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种NMOS器件的制备方法。

背景技术

在制备半导体器件过程中会产生各种各样的应力，不同的应力对器件性能有很大的影响，其中大多数的应力都是有益的。根据公式μ＝qT_n/m*(其中，μ为电子迁移率，q为电子电量，T_n为电子运动的平均自由时间，m*为电子在运动方向上的有效质量)可知，当电子有效质量降低，电子的迁移率会增大。因此，对于NMOS器件而言，沉积应力层，以施加拉应力从而降低沟道方向的电子有效质量，增强NMOS器件的性能。

现有技术中通常在完成两道侧墙工艺之后沉积一层应力层，再对应力层进行快速热退火处理，通过源漏区实现拉应力向沟道的传递，进而提高电子的迁移率。然而，在实际的工艺实施中，因应力层距离沟道相对较远，退火时应力转移存在较大的损失，故并不能很好的提高电子的迁移率。

与此同时，随着尺寸的逐渐缩小，NMOS器件的热载流子效应会越来越严重。为解决该问题，现有技术开发出降低器件漏极附近峰值电场的轻掺杂漏(LDD)工艺。然而，LDD与栅极距离过小会增加器件的寄生电容。因而需要增大栅极结构与LDD之间的距离。故为实现该目的现有技术中需要实施两道侧墙工艺，其中第一道侧墙的目的是为了控制轻掺杂漏结构到栅极结构的距离，第二道侧墙为了控制源漏极到栅极结构的距离。

在现有的NMOS器件制备工艺中均需要实施两道侧墙结构，以提高电子迁移率，工艺步骤较为繁琐。经研究发现，拉应力可以提升NMOS中电子迁移率，且应力越大，电子迁移率越快。因此，需要一种新的NMOS器件的制备方法，能够缩短应力层与沟道的距离，进而使得拉应力能够有效传递，更好的提高电子的迁移率。且在NMOS器件制备过程中，在保障轻掺杂漏结构到栅极结构距离的同时，能够减少工艺流程，降低成本，提高制备效率。

发明内容

本发明的目的在于提供一种NMOS器件的制备方法，以解决NMOS器件中电子迁移率低的问题。

为解决上述技术问题，本发明提供一种NMOS器件的制备方法，所述NMOS器件的制备方法包括：

提供一衬底，所述衬底上形成有栅极结构和介质层，所述栅极结构覆盖部分所述衬底，所述介质层覆盖所述栅极结构和所述衬底；

在所述介质层上形成应力层；

去除部分所述应力层，并使部分所述介质层裸露且剩余的所述应力层覆盖所述栅极结构的侧壁；

以剩余的所述应力层作为掩膜，对所述衬底执行LDD离子注入工艺；

去除剩余的所述应力层。

可选的，在所述的NMOS器件的制备方法中，在形成所述应力层之后，且去除部分所述应力层之前，所述NMOS器件的制备方法还包括：

对所述应力层进行快速热退火工艺，所述快速热退火工艺的温度介于900℃～1050℃，工艺时间介于2s～6s。

可选的，在所述的NMOS器件的制备方法中，所述应力层的厚度介于

可选的，在所述的NMOS器件的制备方法中，所述应力层的材料包括氮化硅。