[发明专利]包括标准单元的集成电路及其制造方法及计算系统

说明书

提供了一种包括标准单元的集成电路及其制造方法以及用于执行该方法的计算系统。集成电路包括：标准单元，包括被配置成各自输出相同的输出信号的第一输出引脚和第二输出引脚；第一路由路径，连接到第一输出引脚；以及第二路由路径，连接到第二输出引脚。第一路由路径包括第一单元组，第一单元组包括至少一个负载单元，第二路由路径包括第二单元组，第二单元组包括至少一个负载单元，并且第一路由路径和第二路由路径在标准单元外部彼此电断开。

相关申请的交叉引用

本申请要求在韩国知识产权局于2019年4月23日提交的第10-2019-0047526号韩国专利申请和于2019年11月11日提交的第10-2019-0143659号韩国专利申请的权益，其全部公开内容通过引用一并于此。

技术领域

本发明构思的示例性实施例涉及一种集成电路，更具体地，涉及一种包括标准单元的集成电路、一种制造集成电路的方法以及一种用于执行该方法的计算系统。

背景技术

在制造集成电路时，可以将大量的半导体器件集成到集成电路中。因此，集成电路的配置可能很复杂，并且为制造集成电路而执行的半导体制造工艺可以细分为多种工艺。在制造集成电路时，器件的栅长以及连接半导体器件的布线的宽度已逐渐减小。随着布线的横截面积减小，可能会发生电迁移(EM)。由于EM的原因，布线可能开路，或者不同的布线可能彼此短路。

发明内容

本发明构思的示例性实施例提供了一种包括其中输出引脚彼此分开的标准单元的集成电路、制造该集成电路的方法以及用于执行该方法的计算系统。

根据本发明构思的一方面，提供了一种集成电路，包括：标准单元，包括第一输出引脚和第二输出引脚，第一输出引脚和第二输出引脚被配置成各自输出相同的输出信号；第一路由路径，连接到第一输出引脚；以及第二路由路径，连接到第二输出引脚。第一路由路径包括第一单元组，第一单元组包括至少一个负载单元，第二路由路径包括第二单元组，第二单元组包括至少一个负载单元，并且第一路由路径和第二路由路径在标准单元外部彼此电断开。

根据本发明构思的另一方面，提供了一种制造包括驱动单元的集成电路的方法，在驱动单元中设置了第一输出引脚和第二输出引脚，用于输出提供给多个负载单元的相同的输出信号。该方法包括：参考标准单元库，基于网表数据布设驱动单元，网表数据包括关于该集成电路的信息；获取第一输出引脚和第二输出引脚各自可允许的负载水平；基于可允许的负载水平，将负载单元分组为第一单元组和第二单元组；以及将第一输出引脚连接到第一单元组的至少一个负载单元的输入引脚，并且将第二输出引脚连接到第二单元组的至少一个负载单元的输入引脚。

根据本发明构思的另一方面，提供了一种用于制造集成电路的计算系统。该计算系统包括：存储豁，被配置成存储包括关于多个标准单元的信息的标准单元库以及用于设计集成电路的程序；以及处理器，被配置成访问存储器。处理器被配置成通过执行程序进行以下操作：参考标准单元库布设驱动单元，驱动单元包括第一输出引脚和第二输出引脚，第一输出引脚和第二输出引脚各自输出提供给负载单元的相同的输出信号；基于第一输出引脚和第二输出引脚各自可允许的负载水平，将负载单元分组为第一单元组和第二单元组；将第一输出引脚连接到第一单元组的至少一个负载单元的输入引脚，并且将第二输出引脚连接到第二单元组的至少一个负载单元的输入引脚。

附图说明

通过参考附图详细描述其示例性实施例，本发明构思的上述和其他特征将变得更加清楚，附图中：

图1A和图1B是示出根据示例性实施例的集成电路的布局的图。

图2是根据示例性实施例的集成电路中包括的标准单元是时钟门控(clockgating)单元的情况下的电路图。

图3是示出根据示例性实施例的集成电路的布局的图。

图4是示出根据示例性实施例的集成电路的布局的图。