[发明专利]半导体器件及其制造方法在审

申请号：	202010329115.0	申请日：	2020-04-23
公开（公告）号：	CN111834227A	公开（公告）日：	2020-10-27
发明（设计）人：	蔡俊雄;林以唐;游国丰;林佑明;万幸仁	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/336	分类号：	H01L21/336;H01L29/10;H01L29/78;H01L21/8238;H01L27/092
代理公司：	北京德恒律治知识产权代理有限公司 11409	代理人：	章社杲;李伟
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体器件及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

为了减小半导体器件的功耗，减小寄生电容是关键技术之一。现有的平面互补金属氧化物半导体场效应晶体管(CMOS FET)具有扩散的源极/漏极(S/D)，扩散的源极/漏极在S/D区域和衬底之间引起寄生电容。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，半导体器件包括场效应晶体管(FET)，方法包括：在衬底中形成牺牲区域；通过图案化衬底和牺牲区域形成鳍结构；通过至少部分地蚀刻牺牲区域形成空间；在衬底上方形成隔离绝缘层并且通过填充空间形成嵌入式绝缘层；以及形成栅极结构和源极/漏极区域。

本发明的另一实施例提供了一种包括鳍式场效应晶体管的半导体器件，包括：半导体鳍结构，设置在提供在衬底上方的底部鳍结构上方；隔离绝缘层，设置在衬底上方；栅极介电层，设置在半导体鳍结构的沟道区域上方；栅电极，设置在栅极介电层上方；源极和漏极，邻近沟道区域设置；以及嵌入式绝缘层，设置在鳍结构的底部和底部鳍结构的顶部之间，并且由与隔离绝缘层相同的材料连续地制成。

本发明的又一实施例提供了一种包括鳍式场效应晶体管的半导体器件，包括：半导体线，设置在提供在衬底上方的底部鳍结构上方；隔离绝缘层，设置在衬底上方；栅极介电层，包裹每个半导体线的沟道区域；栅电极，设置在栅极介电层上方；源极和漏极，设置为邻近沟道区域；以及嵌入式绝缘层，设置在半导体线下方，并且由与隔离绝缘层相同的材料连续地制成。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本发明的实施例的半导体器件的平面图，并且图1B、图1C、图1D和图1E示出了根据本发明的实施例的半导体器件的截面图。

图2A、图2B和图2C示出了根据本发明的实施例的半导体器件的截面图。

图3示出了根据本发明的实施例的半导体器件的制造操作的各个阶段中的一个的截面图。

图4示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图5示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图6示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图7示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图8示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图9示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。

图10示出了根据本发明的实施例的用于半导体器件的制造操作的各个阶段中的一个的截面图。