[发明专利]一种外围电路、三维存储器及其制备方法

权利要求书

1.一种外围电路，其特征在于，所述外围电路包括衬底、多个半导体器件及多个连接结构，多个所述半导体器件形成于所述衬底的第一表面，每一所述半导体器件的四周围设有隔离结构，以实现相邻所述半导体器件之间的隔离，每一所述连接结构对应一个所述半导体器件，所述连接结构包括第一连接结构和第二连接结构，所述第一连接结构设于对应的所述半导体器件背向所述衬底的一侧并与所述半导体器件的阱区连接，所述第二连接结构贯穿所述衬底和所述半导体器件的阱区，一端与所述第一连接结构连接，另一端露出所述衬底背向所述第一表面的第二表面，以在所述第二表面一侧连接多个所述半导体器件的阱区。

2.如权利要求1所述的外围电路，其特征在于，所述外围电路还包括桥接结构，所述桥接结构形成于所述半导体器件背向所述衬底的表面，且连接所述第一连接结构和所述第二连接结构之间。

3.如权利要求2所述的外围电路，其特征在于，所述桥接结构包括依次连接的第一连接段、桥接段和第二连接段，所述第一连接段与所述第一连接结构连接，所述第二连接段与所述第二连接结构连接。

4.如权利要求3所述的外围电路，其特征在于，所述外围电路还包括连接块，所述连接块与所述第二连接结构背离所述第二连接段的一端连接，且至少部分露出于第二表面。

5.如权利要求4所述的外围电路，其特征在于，所述第二连接结构包括导电柱和围绕所述导电柱的外周壁的绝缘外层。

6.如权利要求1-5任一项所述的外围电路，其特征在于，所述隔离结构包括沟道隔离和底部隔离，所述沟道隔离位于所述半导体器件背向所述衬底一侧，所述底部隔离与所述沟道隔离相对设置且与所述沟道隔离连接，并且所述底部隔离贯穿所述衬底。

7.如权利要求6所述的外围电路，其特征在于，所述半导体器件包括形成于所述第一表面的所述阱区，形成于所述阱区上的栅极结构及位于所述栅极结构两侧的源漏区。

8.如权利要求2所述的外围电路，其特征在于，所述外围电路包括绝缘层，所述绝缘层设于所述阱区背向所述衬底的一侧，所述桥接结构形成于所述绝缘层中。

9.一种三维存储器，其特征在于，所述三维存储器包括存储堆叠层和与所述存储堆叠层连接的如权利要求1-8任一项所述的外围电路。

10.一种如权利要求9所述的三维存储器的制备方法，其特征在于，所述制备方法包括：

提供半导体结构，所述半导体结构包括多个半导体器件；

在每一所述半导体器件的正面形成与所述半导体器件的阱区连接的第一连接结构；

在所述半导体器件的背面形成与所述第一连接结构连接的第二连接结构，以在所述背面一侧连接多个所述半导体器件的阱区。

11.如权利要求10所述的制备方法，其特征在于，在所述第一连接结构形成之后，在所述第一连接结构上形成于所述第一连接结构连接的桥接结构，在形成所述第二连接结构时，所述第二连接结构与所述桥接结构连接。

12.如权利要求11所述的制备方法，其特征在于，形成所述桥接结构的具体方法包括：

在所述半导体器件的正面形成绝缘层；

在所述绝缘层形成第一通孔和第二通孔，所述第一通孔露出所述第一连接结构；

在所述第一通孔和所述第二通孔中填充导电材料，以形成第一连接段和第二连接段；

在所述第一连接段和所述第二连接段背向所述第一连接结构的端部形成桥接段。

13.如权利要求12所述的制备方法，其特征在于，在形成所述第二连接结构之前，将所述半导体结构与存储堆叠层键合，其中，所述正面朝向所述存储堆叠层。