[发明专利]一种具有锁定检测功能的锁相环电路

说明书

本发明公开了一种具有锁定检测功能的锁相环电路，涉及锁相环技术领域，第一检测电路的输入端分别连接鉴频鉴相器的两个输入端和两个输出端，第二检测电路的输入端分别连接鉴频鉴相器的两个输入端以及第一检测电路的输出端，第三检测电路的输入端连接第一、第二检测电路的输出端以及CLKREF信号端；第一检测电路和第二检测电路通过检测CLKREF信号和CLKFB信号之间的相位差来判断锁相环是否锁定，且第一检测电路可以在锁定后持续对相位差进行检测以确保在反馈时钟频率发生变化时能够正确判断出锁相环的真实锁定状态；第三检测电路具有失锁判定功能，可以对锁相环电路进行失锁检测；三个检测电路构成的锁定检测电路可以准确的检测到锁相环的锁定与失锁状态。

技术领域

本发明涉及锁相环技术领域，尤其是一种具有锁定检测功能的锁相环电路。

背景技术

随着集成电路的发展，锁相环被广泛应用于各领域的芯片中，用来提供精确且稳定的时钟信号。图1所示为锁相环的一种基本结构，由鉴频鉴相器（PFD，Phase FrequencyDetector）、电荷泵（CP，Charge Pump）、环路滤波器（LPF，Low-Pass Filter）、压控振荡器（VCO，Voltage-Controlled Oscillator）和反馈分频模块（Module Div）等组成，反馈分频模块的输出端与鉴频鉴相器的输入端相连从而构成一个反馈系统，利用反馈原理实现频率及相位的同步技术控制。

在锁相环工作时，首先鉴频鉴相器检测输入参考时钟CLKREF和反馈时钟CLKFB的相位差并产生脉冲控制信号UP和Down信号。然后电荷泵将脉冲控制信号转换为电流信号对环路滤波器中的电容充放电，生成压控振荡器的控制电压，该控制电压被用来改变压控振荡器的振荡频率从而产生相应的输出时钟信号CLKOUT，同时该输出时钟信号CLKOUT经反馈分频模块形成反馈时钟CLKFB反馈给鉴频鉴相器。当输入参考时钟CLKREF与反馈时钟CLKFB之间的相位差较小且恒定时，则环路锁定。

锁相环的输出时钟信号CLKOUT精确稳定与否对下一级应用会产生较大的影响，因此用于检测锁相环锁定状态的锁定检测电路将非常重要。现有的一种锁定检测电路是检测输入参考时钟CLKREF和反馈时钟CLKFB之间的相位差，若该相位差在设定的范围内，则认为锁相环锁定。但这种锁定检测电路有可能出现反馈时钟CLKFB的频率已经变化却仍被误判为锁定状态的问题，且大多数的锁相环锁定检测电路仅有锁定检测功能而无失锁检测功能，无法实时反映锁相环的工作状态。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有锁定检测功能的锁相环电路，本发明的技术方案如下：

一种具有锁定检测功能的锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频模块，输入参考时钟输入至鉴频鉴相器的一个输入端，鉴频鉴相器的两个脉冲控制信号输出端均连接电荷泵的两个输入端并分别输出UP信号和Down信号，电荷泵的输出端连接环路滤波器的输入端，环路滤波器的输出端连接压控振荡器的输入端，压控振荡器的输出端输出时钟信号并通过反馈分频模块输出反馈时钟至鉴频鉴相器的另一个输入端；

该锁相环电路还包括锁定检测电路，锁定检测电路包括第一检测电路、第二检测电路和第三检测电路：

第一检测电路包括四个输入端和一个输出端，第一检测电路的四个输入端分别连接鉴频鉴相器的两个输入端以及两个输出端；第一检测电路根据获取到的输入参考时钟、反馈时钟、UP信号和Down信号检测输入参考时钟和反馈时钟之间的相位差，并在输入参考时钟相较于反馈时钟提前的相位差超过输入参考时钟的周期，或者在输入参考时钟相较于反馈时钟滞后的相位差超过反馈时钟的周期时，通过输出端输出脉冲宽度为输入参考时钟的周期的脉冲；