[发明专利]一种具有锁定检测功能的锁相环电路

权利要求书

1.一种具有锁定检测功能的锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频模块，输入参考时钟输入至所述鉴频鉴相器的一个输入端，所述鉴频鉴相器的两个脉冲控制信号输出端均连接所述电荷泵的两个输入端并分别输出UP信号和Down信号，所述电荷泵的输出端连接所述环路滤波器的输入端，所述环路滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端输出时钟信号并通过所述反馈分频模块输出反馈时钟至所述鉴频鉴相器的另一个输入端；

其特征在于，所述锁相环电路还包括锁定检测电路，所述锁定检测电路包括第一检测电路、第二检测电路和第三检测电路：

所述第一检测电路包括四个输入端和一个输出端，所述第一检测电路的四个输入端分别连接所述鉴频鉴相器的两个输入端以及两个输出端；所述第一检测电路根据获取到的所述输入参考时钟、反馈时钟、UP信号和Down信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过所述输入参考时钟的周期，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过所述反馈时钟的周期时，通过输出端输出脉冲宽度为所述输入参考时钟的周期的脉冲；

所述第二检测电路包括三个输入端和一个输出端，所述第二检测电路的三个输入端分别连接所述鉴频鉴相器的两个输入端以及所述第一检测电路的输出端；所述第二检测电路根据获取到的所述输入参考时钟、反馈时钟以及所述第一检测电路的输出信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过第一延时预设值时，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过第二延时预设值时，通过输出端输出高电平，否则通过输出端输出低电平；

所述第三检测电路包括三个输入端和一个输出端，所述第三检测电路的三个输入端分别连接所述第一检测电路的输出端、第二检测电路的输出端以及所述鉴频鉴相器的输入端并获取所述输入参考时钟，所述第三检测电路内部包括加减计数器，所述输入参考时钟为所述加减计数器的计数时钟，所述第一检测电路的输出信号为所述加减计数器的复位信号且低电平复位，所述第二检测电路的输出信号为所述加减计数器的加减控制信号，且所述加减计数器在所述第二检测电路输出高电平时执行加法运算、反之执行减法运算；所述第三检测电路在检测到所述第一检测电路输出高电平、第二检测电路输出高电平且内部的加减计数器计数值达到第一计数预设值时通过输出端输出第一指示信号用于指示所述锁相环电路处于锁定状态；当锁相环电路处于锁定状态时，所述第三检测电路在检测到所述第一检测电路输出低电平时，或者，在检测到所述第一检测电路输出高电平、第二检测电路输出低电平且内部的加减计数器计数值达到第二计数预设值时，通过输出端输出第二指示信号用于指示所述锁相环电路处于失锁状态。

2.根据权利要求1所述的锁相环电路，其特征在于，所述第一检测电路包括第一反相器、第二反相器、第一D触发器、第二D触发器以及第一与门，所述第一反相器的输入端、第二反相器的输入端、第一D触发器的CLK端以及第二D触发器的CLK端分别作为所述第一检测电路的四个输入端；

所述第一反相器的输入端连接所述鉴频鉴相器的一个输出端并获取UP信号，所述第一反相器的输出端连接所述第一D触发器的D端，所述第一D触发器的CLK端连接所述鉴频鉴相器的一个输入端并获取所述输入参考时钟，所述第一D触发器的Q端连接所述第一与门的一个输入端；

所述第二反相器的输入端连接所述鉴频鉴相器的另一个输出端并获取Down信号，所述第二反相器的输出端连接所述第二D触发器的D端，所述第二D触发器的CLK端连接所述鉴频鉴相器的另一个输入端并获取所述反馈时钟，所述第二D触发器的Q端连接所述第一与门的另一个输入端，所述第一与门的输出端作为所述第一检测电路的输出端。