[发明专利]基于动态视觉传感技术的CMOS感存算一体电路结构

说明书

本发明公开了一种基于动态视觉传感技术的CMOS感存算一体电路结构。本发明主要包括基于AER方式的传感电路模块，存算一体电路模块两大模块组成，其中基于AER方式的传感电路模块包括：动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路、逻辑判定电路，动态视觉传感有源相素电路用于感应外界光强信号并转换为相应的电信号；相关二次采样电路用于对上述电信号进行二次采样；差分比较器用于对二次采样的数据作差并与参考电压进行比较；光强探测电路用于感应动态光强是否发生改变；逻辑判定电路用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果。实现了节省存储面积、降低计算功耗和提升计算速度的目的。

技术领域

本发明属于图像传感技术与集成电路技术领域，具体涉及一种基于动态视觉传感技术的CMOS感存算一体电路结构。

背景技术

以大数据技术的发展和以神经网络为核心的深度学习技术浪潮的兴起为代表，对传统的主流硬件平台的算力提出了更高的要求。由于深度学习算法计算时需要处理流式数据，在基于冯·诺依曼计算架构的硬件平台在处理相关任务时，会使得大量的数据会在计算单元和存储单元之间流动。而后者的读写速度要远慢于前者的计算速度，访问内存的操作过程占了总体能耗和延迟的绝大部分，限制了数据的处理速度，这被称为“冯·诺依曼瓶颈”或“内存瓶颈”。“内存瓶颈”使得计算系统表现出功耗高、速度慢等缺点。在以大数据量为中心的计算任务中，存算分离带来的问题就更加突出。

在这种背景下，类似脑神经结构的计算存储一体化架构逐渐发展起来，作为一种类似于人脑的模型，它将数据存储单元和计算单元融合为一体，不但减少了数据的搬运，还极大地提高了计算并行度和能效。可以肯定的是，在技术逐渐成熟以及应用需求的同时驱动下，计算存储一体化的芯片及其具体的应用会加速落地。

目前对于存算一体化电路的研究仅仅聚焦于存储和计算两方面，将存算一体化电路与其它应用相结合的研究少之又少，特别是与传感电路相结合的感存算一体的电路。

发明内容

为了解决现有技术的问题，通过对现有的CMOS有源相素电路进行研究，发现CMOS有源相素都是以大规模像素阵列的形式存在的，即像素阵列、存储单元、运算单元都是独立的电路模块。这种冯·诺依曼结构必然导致不同电路模块之间需要单独的数据总线、地址总线和控制总线，以及相应的译码电路、控制电路，这种工作方式运算速度低，产生的功耗也较大。因此本发明采用感存算一体的思想，通过将CMOS动态视觉传感有源相素电路与存算一体化电路相结合，可以在一个单元内实现对动态视觉传感数据的采集、存储和线性运算。实现节省存储面积、降低计算功耗和提升计算速度的目的。

本发明采用的技术方案是：

基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，包括基于AER方式的传感电路模块和存算一体电路模块；

所述基于AER方式的传感电路模块用于传感动态图像数据，具体包括动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路和逻辑判定电路；其中，

所述动态视觉传感有源相素电路用于感应输入光信号并转换为电信号；

所述相关二次采样电路，耦接到所述动态视觉传感有源相素电路的输出端，用于对转换输出的电压信号分别在复位周期和积分周期进行采样并保持；

所述差分比较器电路，耦接到所述相关二次采样电路的输出端，用于对二次采样的结果进行差分运算，并将运算结果与参考电压进行比较；

所述光强变化探测电路，用于感应动态光强是否发生改变；

所述逻辑判定电路,分别耦接到差分比较器电路和光强变化探测电路，用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果；具体为：只有当差分比较器判定光强发生了改变，并且光强探测电路判定动态光强发生了改变，才会输出有效的数据“1”存入SRAM，否则存入“0”；