[发明专利]基于动态视觉传感技术的CMOS感存算一体电路结构

权利要求书

1.基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，包括基于AER方式的传感电路模块和存算一体电路模块；

所述基于AER方式的传感电路模块用于传感动态图像数据，具体包括动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路和逻辑判定电路；其中，

所述动态视觉传感有源相素电路用于感应输入光信号并转换为电信号；所述动态视觉传感有源相素电路由光电二极管、复位二极管、源极跟随器、行选开关管组成；其中，

所述光电二极管用于感应外界光照强度，将光照强度转换为感应电流；

所述复位二极管在复位信号的控制下，周期性地工作于复位周期和积分周期；在复位周期，复位二极管打开，对所述光电二极管负端节点进行充电；在积分周期时，复位二极管关断，所述光电二极管负端节点的寄生电容上的电荷被感应电流线性泄放；

所述源极跟随器作为缓冲器，能够避免所述光电二极管负端节点的电荷在读取信号过程中泄漏；

所述行选开关管，用于控制信号的输出；

所述相关二次采样电路，耦接到所述动态视觉传感有源相素电路的输出端，用于对转换输出的电压信号分别在复位周期和积分周期进行采样并保持；所述相关二次采样电路由时钟信号控制的MOS开关管、采样电容、采样信号读取电路组成；

所述时钟信号控制的MOS开关管用于控制开关管分别在复位周期和积分周期的末端打开，并对这两个时刻的电压信号进行采样；

所述采样电容用于保持采样数据；

所述采样信号读取电路由三个P型MOS管串联而成，作为缓冲器用于对采样电压结果进行读取以及电平提升；

所述差分比较器电路，耦接到所述相关二次采样电路的输出端，用于对二次采样的结果进行差分运算，并将运算结果与参考电压进行比较；所述差分比较器电路由实现差分功能的差分运算电路组成；所述实现差分功能的差分运算电路，由运算放大器和相应和四个相等的电阻组成，能够对两个采样电压进行等比例求差运算，输出差分运算结果，该差分运算结果即代表光强信息；

所述光强变化探测电路，用于感应动态光强是否发生改变；所述光强变化探测电路能够判断动态光强是否发生改变，即通过判断光强的变化量在不同的周期是否相等，该变化量即代表图像是否为动态变化，实现只采样动态变化的光强数据；

所述逻辑判定电路,分别耦接到差分比较器电路和光强变化探测电路，用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果；具体为：只有当差分比较器判定光强发生了改变，并且光强探测电路判定动态光强发生了改变，才会输出有效的数据“1”存入SRAM，否则存入“0”；

所述存算一体电路模块用于对动态图像数据进行存储和计算，具体包括SRAM单元、权值写入电路、数字逻辑单元、模拟累加器和线性放大器；其中，

所述SRAM单元，耦接到所述逻辑判定电路的输出端，用于存储外部权值数据以及传感数据；

所述权值写入电路，耦接到所述SRAM单元的输入端，用于给SRAM单元写入外部权值数据；

所述数字逻辑单元，耦接到SRAM单元的输出端，其电路结构包括用于将外部权值和传感数据作乘的乘法器、用于识别乘法运算结果的计数器、用于产生脉冲信号的脉冲产生单元；

所述模拟累加器，耦接到脉冲产生单元的输出端，用于将脉冲信号的个数以电容充电的形式并进行累加，转换成模拟电压信号；

所述线性放大器，耦接到模拟累加器的输出端，用于对模拟电压信号进一步线性放大。

2.根据权利要求1所述的基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，所述SRAM单元分别存储两部分数据，其中一部分为外部权值数据，另一部分为动态图像传感数据。

3.根据权利要求2所述的基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，所述权值写入电路用于给SRAM单元写入外部权值数据，其包括4个写入晶体管和2个寄生电容。