[发明专利]具有高度领先分支预测器的微处理器

权利要求书

1.一种微处理器，包括：

一指令高速缓存；以及

一分支预测器，耦接该指令高速缓存，为N级流水线架构，建构来进行分支预测，以控制该指令高速缓存的取指，N为自然数且(N-1)大于1，

其中：

该分支预测器为一指令地址单位、以及接续该指令地址单位的(N-2)个接续指令地址单位，并行地进行(N-1)笔分支预测以在每一级同时处理多个指令地址单位，以领先该指令地址单位的分支预测；且

该分支预测器将预测用的参考信息储存在至少一存储器，且查找所述存储器来并行获得参考信息，实现所述(N-1)笔分支预测。

2.如权利要求1所述的微处理器，其中该分支预测器包括：

一第一存储器，作为分支目标地址高速缓存，为该指令地址单位、以及所述(N-2)个接续指令地址单位，并行地提供(N-1)笔目标地址信息；以及

(N-1)套分支逻辑电路、以及一第一多路复用器，

其中，所述(N-1)笔目标地址信息经所述(N-1)套分支逻辑电路处理后，预测出的跳转地址单位由该第一多路复用器输出。

3.如权利要求2所述的微处理器，其中：

该第一存储器包括至少(N-1)个存储体，每个存储体所对应的指令地址单位的低比特数值与其它存储体不同；且

所述(N-1)笔目标地址信息分别储存在所述存储体中，供并行查找。

4.如权利要求2所述的微处理器，其中：

该第一存储器具有(N-1)个输入端口，可并行地接收该指令地址单位以及所述(N-2)个接续指令地址单位，以对应进行并行查找。

5.如权利要求2所述的微处理器，其中该分支预测器包括：

一第二存储器，储存一分支历史表格，其由该指令地址单位、以及所述(N-2)个接续指令地址单位，与各自相应的历史记录进行一运算后的运算结果来索引，提供预测分支方向，以控制所述(N-1)套分支逻辑电路。

6.如权利要求5所述的微处理器，其中该分支预测器还包括：

一移位寄存器，供应所述历史记录，其中该运算为一哈希运算或一按位异或运算。

7.如权利要求5所述的微处理器，其中：

该指令地址单位、以及所述(N-2)个接续指令地址单位中，其各自相应的所述历史记录若不完整，由该分支预测器基于多个历史记录假设，并行提供多个预测分支方向，待所述历史记录补足后，再选出符合补足后的所述历史记录的预测分支方向。

8.如权利要求7所述的微处理器，其中：

所述历史记录假设包括前方分支预测未完成的指令地址单位的分支预测结果为无分支、以及不取跳转的状况。

9.如权利要求7所述的微处理器，其中：

如果该指令地址单位、以及所述(N-2)个接续指令地址单位与前一回合分支预测的(N-1)个指令地址单位部分重复，则其中重复者，略去再次由该分支预测器处理，其中不重复者，由该分支预测器基于多个历史记录假设，并行进行多个分支预测。

10.如权利要求9所述的微处理器，其中：

该第二存储器具有2的(N-2)次方个输入端口，以并行接收2的(N-2)次方个指令地址单位。

11.如权利要求1所述的微处理器，其中：

N为4；且

该分支预测器包括一第一级流水线、一第二级流水线、一第三级流水线、以及一第四级流水线。