[发明专利]一种制备低介电常数介质层的方法

说明书

本发明公开了一种制备低介电常数介质层的方法，包括如下步骤：S01：在硅衬底上淀积非晶硅膜，并对所述非晶硅膜进行电化学阳极氧化，形成多孔非晶硅膜；S02：对所述多孔非晶硅膜进行氧化，形成多孔氧化硅膜；S03：对所述多孔氧化硅膜进行疏水化处理，得到低介电常数介质层。本发明提供的一种制备低介电常数介质层的方法，能够得到多孔氧化硅膜，且孔隙率通过工艺可调，从而有效调控介质层的介电常数，同时具有孔隙率可调范围大、孔内表面改性灵活性高、机械强度高、耐温性好等优点。

技术领域

本发明涉及集成电路领域，具体涉及一种制备低介电常数介质层的方法。

背景技术

在超大规模集成电路技术领域，随着器件的微型化及集成度的提高，电路中导体连线数目不断增多，这就导致导体连线架构中的电阻(R)及电容(C)所产生的寄生效应造成了严重的传输延迟(RC delay)。

在降低导线电阻方面，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，已被广泛地应用于连线架构中来取代金属铝作为导体连线的材料。

而在降低寄生电容方面，则以开发低介电常数(low k)材料作为主要发展方向。目前，业界已成功研发出沉积多种低介电常数薄膜的工艺技术，包括氟硅玻璃(FSG)、碳掺杂的氧化硅(如Black Diamond)等等。可将材料的介电常数降低至2.5，但是仍然不能有效满足集成电路工艺的快速发展，随着CMOS工艺技术代发展到5nm以至更低，对低介电常数(lowk)材料的性能提出更高的要求。

发明内容

本发明的目的是提供一种制备低介电常数介质层的方法，能够得到多孔氧化硅膜，且孔隙率通过工艺可调，从而有效调控介质层的介电常数，同时具有孔隙率可调范围大、孔内表面改性灵活性高、机械强度高、耐温性好等优点。

为了实现上述目的，本发明采用如下技术方案：一种制备低介电常数介质层的方法，包括如下步骤：

S01：在硅衬底上淀积非晶硅膜，并对所述非晶硅膜进行电化学阳极氧化，形成多孔非晶硅膜；

S02：对所述多孔非晶硅膜进行氧化，形成多孔氧化硅膜；

S03：对所述多孔氧化硅膜进行疏水化处理，得到低介电常数介质层。

进一步地，所述步骤S01中硅衬底中包括晶体管、电容和电阻。

进一步地，所述步骤S01中采用等离子体增强化学气相沉积法在硅衬底上沉积200nm-1000nm的非晶硅膜，且沉积温度小于400℃。

进一步地，所述步骤S01中对非晶硅膜进行电化学阳极处理的具体方法包括：在所述非晶硅膜边缘形成导电层，以所述非晶硅膜为阳极，在HF溶液中进行电化学阳极氧化，形成多孔非晶硅膜。

进一步地，所述非晶硅膜经过电化学阳极氧化之后，形成2nm-50nm的孔隙，且所述多孔非晶硅膜中孔隙率为60％-90％。

进一步地，所述导电层为位于所述非晶硅膜边缘的圆环电极，且圆环电极的宽度为3mm-5mm，所述圆环电极为Ti或者TiN或者Al。

进一步地，所述步骤S02中对多孔非晶硅膜进行氧化的方法为：在25℃下，将所述多孔非晶硅膜置于水中并通入臭氧，形成多孔氧化硅膜。

进一步地，所述步骤S03中对多孔氧化硅膜进行疏水化处理的方法为：采用六甲基二硅胺烷蒸汽对所述多孔氧化硅膜进行表面处理，使得-CH₃基取代所述多孔氧化硅膜表面-OH基。

进一步地，所述步骤S03之后还包括步骤S04：在所述低介电常数介质层中刻蚀出线槽或通孔，并在所述线槽或通孔中填充金属，形成低介电常数介质层中的金属互联。

进一步地，所述步骤S04在线槽或通孔的底部和侧壁先沉积阻挡层，再沉积金属，形成介质层中的金属互联。