[发明专利]三维存储器结构及其制备方法

权利要求书

1.一种三维存储器结构制备方法，其特征在于，所述三维存储器结构制备方法包括：

提供半导体衬底；

于所述半导体衬底上形成叠层结构，所述叠层结构中形成有沟道孔，其中所述叠层结构包括交替叠置的第一绝缘介质层和第一牺牲层，所述沟道孔沿所述叠层结构的厚度方向贯穿所述叠层结构且延伸至所述半导体衬底内；

于所述沟道孔的底部填充第二牺牲层；

于填充有所述第二牺牲层的所述沟道孔内形成功能侧壁及沟道层；

对所述半导体衬底的背面进行减薄处理，以暴露出所述第二牺牲层；

从所述半导体衬底的背面去除所述第二牺牲层及所述功能侧壁的底部，以形成凹槽，所述凹槽暴露出所述沟道层的底部；

于所述凹槽中填充底部连接层，所述底部连接层与所述沟道层连通。

2.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于所述沟道孔的底部填充第二牺牲层的步骤中，所述第二牺牲层的上表面高于所述半导体衬底的上表面。

3.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述第二牺牲层的材料包括氧化层。

4.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于所述半导体衬底上形成叠层结构的步骤包括：

于所述半导体衬底上形成下叠层结构，所述下叠层结构中形成有下沟道孔；

于形成有下沟道孔的所述下叠层结构上形成上叠层结构，所述上叠层结构中形成有上沟道孔，所述上沟道孔与所述下沟道孔贯通。

5.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述半导体衬底上形成有底部叠层结构，所述底部叠层结构位于所述半导体衬底与所述叠层结构之间，所述沟道孔沿厚度方向贯穿所述叠层结构及所述底部叠层结构，且延伸至所述半导体衬底内。

6.根据权利要求5所述的三维存储器结构制备方法，其特征在于，所述底部叠层结构包括底部绝缘介质层及位于相邻的所述底部绝缘介质层之间的底部牺牲层，其中，在将所述叠层结构中的所有所述第一牺牲层替换为栅极层时，也将所述底部牺牲层替换为所述栅极层。

7.根据权利要求1所述的三维存储器结构制备方法，其特征在于，形成所述功能侧壁的之前还包括步骤：于所述沟道孔的内壁上形成高介电常数介质层，且所述功能侧壁形成于所述高介电常数介质层表面。

8.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述制备方法还包括将所述第一牺牲层替换为栅极层的步骤，所述将所述第一牺牲层替换为栅极层的步骤包括：

于所述叠层结构中形成栅极间隙；

基于所述栅极间隙去除所述第一牺牲层以形成牺牲间隙；

于所述牺牲间隙内形成所述栅极层。

9.根据权利要求8所述的三维存储器结构制备方法，其特征在于，所述于所述牺牲间隙内形成所述栅极层的步骤之后还包括，

于所述栅极间隙底部对应的所述半导体衬底内形成有源极区域；

于所述栅极间隙中形成共源线，所述共源线与所述源极区域相接触。

10.根据权利要求8所述的三维存储器结构制备方法，其特征在于，所述将所述叠层结构中的所有所述第一牺牲层替换为栅极层的步骤之前，还包括，于所述叠层结构上形成覆盖介质层的步骤，其中，所述覆盖介质层覆盖所述沟道孔中的沟道结构。

11.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于填充有所述第二牺牲层的所述沟道孔内形成功能侧壁及沟道层的步骤之后还包括，于所述沟道孔中形成填充绝缘层的步骤。

12.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述底部连接层的材料包括多晶硅。