[发明专利]储存级存储器的双列直插式存储模块装置及访问数据方法

说明书

本发明涉及储存级存储器SCM的双列直插式存储模块DIMM装置及访问数据方法。本发明的装置及读写数据方法能够增加装置的内存空间、提高装置的速率性能、降低印刷电路板设计难度且使主机能够以低的开销访问非易失性存储器。

技术领域

本发明涉及存储器领域。更具体地，本发明涉及储存级存储器SCM(Storage ClassMemory)的双列直插式存储模块DIMM(Dual In-line Memory Module)装置及访问数据方法。

背景技术

储存级存储器SCM的性双列直插式存储模块DIMM是一种新型的双列直插式存储模块，模块上存在可以以储存形式访问的内存空间。

已知现有技术存在的一种储存级存储器SCM的双列直插式存储模块DIMM中的信号流向及接口示意图如图1所示。在图1中，利用分叉(stub)信号，主机(host)或中央处理单元CPU(Central Processing Unit)能够在正常工作时访问动态随机存取存储器DRAM(Dynamic Random Access Memory)及控制器诸如非易失性控制器NVC(Non-VolatileController)，并且经由访问控制器来实现访问非易失性存储器诸如NAND Flash的目的，从而增加了系统的内存空间。

分叉信号具体表现在如下方面：命令/地址CA(Command/Address)信号从DIMM槽(slot)输出之后存在分叉(stub)信号，该分叉信号分别被连接至寄存器时钟驱动器RCD(Register Clock Driver)和控制器；数据DQ信号在数据缓冲器DB(Data Buffer)和动态随机存储存储器DRAM之间也存在分叉信号。这种分叉信号在印刷电路板实现高速信号时存在很大的难度，原因在于高速信号的反馈会对另一路的信号造成干扰，影响速率性能。

已知现有技术中存在的另一种去除分叉信号的技术方案如图2所示。在图2中，命令/地址CA信号以及数据DQ信号都先进入了控制器，省去了图1中所示出的分叉信号。然而，在图2所示的情形中存在如下两个问题：

首先，数据DQ信号经过数据缓冲器DB进行了驱动能力的增强，但是进入到控制器之后在芯片内较难将经驱动增强的信号保持且传送至非易失性存储器诸如NAND Flash。

其次，高速的数据DQ信号在DIMM槽两侧，使得在印刷电路板上布线时，高速的数据DQ信号与控制器之间的连接很难实现等长。然而，高速并行信号不等长导致信号到达目的地时间不一样，也会导致速率性能下降。

因此，亟需一种能够解决上述问题的储存级存储器SCM的双列直插式存储模块DIMM装置及访问数据方法。

发明内容

本发明涉及能够增加装置的内存空间、提高装置的速率性能、降低印刷电路板设计难度且使主机能够以低的开销访问非易失性存储器的储存级存储器SCM的双列直插式存储模块DIMM装置及访问数据方法。

根据本发明的第一方面，提供了一种储存级存储器的双列直插式存储模块装置，包括：

第一存储区，所述第一存储区存储具有第一范围主机访问频率的数据；以及

第二存储区，所述第二存储区存储具有第二范围主机访问频率的数据；

其中，所述第一范围主机访问频率大于所述第二范围主机访问频率。

由此，将双列直插式存储模块装置的存储区划分为主机或中央处理单元频繁读写的“热区”(即，第一存储区)和主机或中央处理单元不频繁读写的“冷区”(即，第二存储区)，“热区”的处理速度相对较快，“冷区”的处理速度相对较慢。这样，可以提高模块装置的速率性能。

根据本发明的储存级存储器的双列直插式存储模块装置的一个优选实施方案，所述具有第二范围主机访问频率的数据间接地经由所述第一存储区而被存储在所述第二存储区中。